JPS62213277A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62213277A JPS62213277A JP61054940A JP5494086A JPS62213277A JP S62213277 A JPS62213277 A JP S62213277A JP 61054940 A JP61054940 A JP 61054940A JP 5494086 A JP5494086 A JP 5494086A JP S62213277 A JPS62213277 A JP S62213277A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- contact hole
- thin film
- metal thin
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 239000010408 film Substances 0.000 claims abstract description 22
- 239000010409 thin film Substances 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 33
- 238000009792 diffusion process Methods 0.000 claims description 26
- 239000011229 interlayer Substances 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 abstract description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 12
- 150000002500 ions Chemical class 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 8
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052796 boron Inorganic materials 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にＭＯ８型半
導体装置におけるコンタクト部の形成方法に関する。
導体装置におけるコンタクト部の形成方法に関する。
近年の半導体装置における素子の微細化及び高集積化に
伴って、素子と配線とを電気接続するためのコンタクト
部の微細化も進められている。このため、半導体基板に
形成した拡散層コンタクト領域と、この上の絶縁膜に開
設したコンタクトホールとの製造上の位置整合許容量が
非常に小さなものになり、ここで製造上の位置ずれが生
じると上層部配線゛と基板とが短絡することになり、半
導体装置の製造歩留が著しく低下されることになる。
伴って、素子と配線とを電気接続するためのコンタクト
部の微細化も進められている。このため、半導体基板に
形成した拡散層コンタクト領域と、この上の絶縁膜に開
設したコンタクトホールとの製造上の位置整合許容量が
非常に小さなものになり、ここで製造上の位置ずれが生
じると上層部配線゛と基板とが短絡することになり、半
導体装置の製造歩留が著しく低下されることになる。
このため、通常ではコンタクトホールを開設した後に、
このコンタクトホールを通して基板にイオン注入法によ
って不純物を拡散する方法が採られており、位置整合ず
れが大きい場合でも短絡が生じないようにしている。
このコンタクトホールを通して基板にイオン注入法によ
って不純物を拡散する方法が採られており、位置整合ず
れが大きい場合でも短絡が生じないようにしている。
例えば、第２図（ａ）〜（ｄ）はその−例を製造工程順
に示す図である。
に示す図である。
先ず、第２図（ａ）のように、Ｐ型半導体基板３１にＮ
型ウェル３２を形成し、その表面にフィールド絶縁膜３
３及びゲート絶縁膜３４を形成する。そして、多結晶シ
リコンでゲート電極３５及び配線３６を形成し、このゲ
ート電極３５を用いた自己整合法によってＮ型拡散層３
７或いはＰ型拡散Ｎ３８を形成し、夫々ＮチャネルＭＯ
３Ｉ−ランジスタ、ＰチャネルＭＯＳトランジスタを構
成する。更に、この上に層間絶縁膜３９を形成し、前記
ゲート電極３５．配線３６及び各拡散層３７゜３８上に
夫々コンタクトホール４０ａ〜４０ｄを開設する。
型ウェル３２を形成し、その表面にフィールド絶縁膜３
３及びゲート絶縁膜３４を形成する。そして、多結晶シ
リコンでゲート電極３５及び配線３６を形成し、このゲ
ート電極３５を用いた自己整合法によってＮ型拡散層３
７或いはＰ型拡散Ｎ３８を形成し、夫々ＮチャネルＭＯ
３Ｉ−ランジスタ、ＰチャネルＭＯＳトランジスタを構
成する。更に、この上に層間絶縁膜３９を形成し、前記
ゲート電極３５．配線３６及び各拡散層３７゜３８上に
夫々コンタクトホール４０ａ〜４０ｄを開設する。
次いで、同図（ｂ）のように、Ｐ型拡散層３８のコンタ
クトホール４０ｄをフォトレジスト４１でマスクした上
で、リン等のＮ型不純物をイオン注入し、Ｎ型拡散層３
７にコンタクト用Ｎ型拡散層４２を形成する。
クトホール４０ｄをフォトレジスト４１でマスクした上
で、リン等のＮ型不純物をイオン注入し、Ｎ型拡散層３
７にコンタクト用Ｎ型拡散層４２を形成する。
同様にして、今度は同図（ｃ）のように、Ｎ型拡散層３
７のコンタクトホール４０ｃをフォトレジスト４３でマ
スクした上で、ボロン等のＰ型不純物をイオン注入し、
Ｐ型拡散層３８にコンタクト用Ｐ型拡散層４４を形成す
る。
７のコンタクトホール４０ｃをフォトレジスト４３でマ
スクした上で、ボロン等のＰ型不純物をイオン注入し、
Ｐ型拡散層３８にコンタクト用Ｐ型拡散層４４を形成す
る。
しかる上で、適当な熱処理を行った後、同図（ｄ）のよ
うに、アルミニウム配線４５を所定パターンに形成し、
前記コンタクトホール４０ａ〜４０ｄを通して夫々ゲー
ト電極３５．配線３６及び各拡散層３７．３８に電気的
接続を行って半導体装置を完成している。
うに、アルミニウム配線４５を所定パターンに形成し、
前記コンタクトホール４０ａ〜４０ｄを通して夫々ゲー
ト電極３５．配線３６及び各拡散層３７．３８に電気的
接続を行って半導体装置を完成している。
上述した従来の製造方法は、第２図（ｂ）及び（ｃ）に
示したＮ型及びＰ型の各不純物をイオン注入してコンタ
クト用の拡散層４２．４４を形成する際に、コンタクト
ホール４０ａを通して不純物がゲート電極３５に注入さ
れる。このため、ゲート電極にイオンが蓄積して所謂チ
ャージアップ状態となり、これによってゲート絶縁膜３
４が静電破壊されるという問題が生じ易い。
示したＮ型及びＰ型の各不純物をイオン注入してコンタ
クト用の拡散層４２．４４を形成する際に、コンタクト
ホール４０ａを通して不純物がゲート電極３５に注入さ
れる。このため、ゲート電極にイオンが蓄積して所謂チ
ャージアップ状態となり、これによってゲート絶縁膜３
４が静電破壊されるという問題が生じ易い。
また、コンタクトホール４０ａ〜４０ｄを微細化するの
に伴って、アルミニウム配線４５との電気接続面積が低
減してコンタクト抵抗の増大を招くとともに、このアル
ミニウム配線４５との接続界面においてシリコンが析出
してコンタクトの抵抗が更に増大し、或いはコンタクト
不良を招くという問題も生じている。
に伴って、アルミニウム配線４５との電気接続面積が低
減してコンタクト抵抗の増大を招くとともに、このアル
ミニウム配線４５との接続界面においてシリコンが析出
してコンタクトの抵抗が更に増大し、或いはコンタクト
不良を招くという問題も生じている。
本発明の半導体装置の製造方法は、コンタクトホールの
微細化によってもコンタクト抵抗の増大及びコンタクト
不良の発生を防止することを可能とするものである。
微細化によってもコンタクト抵抗の増大及びコンタクト
不良の発生を防止することを可能とするものである。
本発明の半導体装置の製造方法は、コンタクトホールの
開設後に全面に金属薄膜を被着する工程と、少なくとも
ゲート電極のコンタクトホールをマスクした状態で、こ
の金属薄膜を通してコンタクトホール内に選択的に不純
物を導入してコンタクト用拡散層を形成しかつこのコン
タクトホールにおける金属薄膜をシリサイド化する工程
と、しかる上で未反応の金属薄膜を除去した後に金属配
線を形成して前記コンタクトホールを通して金属配線と
基板及びゲート電極等との電気的接続を行う工程とを備
えている。
開設後に全面に金属薄膜を被着する工程と、少なくとも
ゲート電極のコンタクトホールをマスクした状態で、こ
の金属薄膜を通してコンタクトホール内に選択的に不純
物を導入してコンタクト用拡散層を形成しかつこのコン
タクトホールにおける金属薄膜をシリサイド化する工程
と、しかる上で未反応の金属薄膜を除去した後に金属配
線を形成して前記コンタクトホールを通して金属配線と
基板及びゲート電極等との電気的接続を行う工程とを備
えている。
次に、本発明を図面を参照して説明する。
第１図（ａ）〜（８）は本発明を相補型ＭＯ３型電界効
果トランジスタ（ＣＭＯ３ＦＥＴ）に適用した実施例を
製造工、程順に示す断面図である。
果トランジスタ（ＣＭＯ３ＦＥＴ）に適用した実施例を
製造工、程順に示す断面図である。
先ず、第１図（ａ）のように、Ｐ型車結晶シリコンから
なる半導体基板１にＮ型ウェル２を形成した後、厚いシ
リコン酸化膜からなるフィールド絶縁膜３を選択的に形
成して素子領域を画成し、更にこの素子領域には薄いシ
リコン酸化膜からなるゲート絶縁膜４を形成する。そし
て、全面に多結晶シリコン膜を成長し、かつこれを所定
パターンに形成することにより、ゲート電極５及び配線
６を形成する。更に、このゲート電極５を用いた自己整
合法によってリン等のＮ型不純物及びボロン等のＰ型不
純物を夫々順序的にイオン注入してＮ型拡散層７及びＰ
型拡散層８を形成し、これによりＮチャネルＭＯＳトラ
ンジスタ及びＰチャネルＭＯ３トランジスタを構成する
。
なる半導体基板１にＮ型ウェル２を形成した後、厚いシ
リコン酸化膜からなるフィールド絶縁膜３を選択的に形
成して素子領域を画成し、更にこの素子領域には薄いシ
リコン酸化膜からなるゲート絶縁膜４を形成する。そし
て、全面に多結晶シリコン膜を成長し、かつこれを所定
パターンに形成することにより、ゲート電極５及び配線
６を形成する。更に、このゲート電極５を用いた自己整
合法によってリン等のＮ型不純物及びボロン等のＰ型不
純物を夫々順序的にイオン注入してＮ型拡散層７及びＰ
型拡散層８を形成し、これによりＮチャネルＭＯＳトラ
ンジスタ及びＰチャネルＭＯ３トランジスタを構成する
。
次いで、同図（ｂ）のように全面にＣＶＤシリコン酸化
膜等の層間絶縁膜９を厚く形成し、かつこれを選択エツ
チングして前記ゲート電極５．配線６及びＮ、Ｐの各拡
散層７．８位置にコンタクトホールｔＯａ〜ＬＱｄを開
設する。
膜等の層間絶縁膜９を厚く形成し、かつこれを選択エツ
チングして前記ゲート電極５．配線６及びＮ、Ｐの各拡
散層７．８位置にコンタクトホールｔＯａ〜ＬＱｄを開
設する。
更に、同図（ｃ）のように、全面に金属薄膜２０を被着
する。この金属薄１１１２０としては、Ｍｏ。
する。この金属薄１１１２０としては、Ｍｏ。
Ｗ、Ｔｉ等の高融点金属が好適である。
そして、この金属薄膜２０上から前記コンタクトホール
１０ａ、ｌＯｂ、１０ｄを覆うようにフォトレジスト１
１をパターン形成し、これをマスクにしてコンタクトホ
ールＩＯＣに対して選択的にＮ型不純物（リン）をイオ
ン注入し、前記Ｎ型拡散層７にコンタクト用Ｎ型拡散層
１２を形成すると同時に、このコンタクトホール内にお
ける前記金属薄膜２０をシリサイド化してシリサイド層
２１を形成する。
１０ａ、ｌＯｂ、１０ｄを覆うようにフォトレジスト１
１をパターン形成し、これをマスクにしてコンタクトホ
ールＩＯＣに対して選択的にＮ型不純物（リン）をイオ
ン注入し、前記Ｎ型拡散層７にコンタクト用Ｎ型拡散層
１２を形成すると同時に、このコンタクトホール内にお
ける前記金属薄膜２０をシリサイド化してシリサイド層
２１を形成する。
同様にして、同図（ｄ）のように、今度はコンタクトホ
ール１０ａ、１０ｂ、１０ｃを覆うようにフォトレジス
ト１３をパターン形成し、これをマスクにしてコンタク
トホール１０ｄに対して選択的にＰ型不純物（ボロン）
をイオン注入し、前記Ｐ型拡散層８にコンタクト用Ｐ型
拡散層１４を形成すると同時に、このコンタクトホール
内における前記金属薄膜２０をシリサイド化してシリサ
イドＮ２２を形成する。
ール１０ａ、１０ｂ、１０ｃを覆うようにフォトレジス
ト１３をパターン形成し、これをマスクにしてコンタク
トホール１０ｄに対して選択的にＰ型不純物（ボロン）
をイオン注入し、前記Ｐ型拡散層８にコンタクト用Ｐ型
拡散層１４を形成すると同時に、このコンタクトホール
内における前記金属薄膜２０をシリサイド化してシリサ
イドＮ２２を形成する。
しかる上で、同図（ｅ）のように未反応の金属薄膜２０
をエツチング除去すれば、金属シリサイド層２１．２２
のみが夫々コンタクトホール１０ｃ、１０ｄ内に残され
る。そして、全面にアルミニウム膜を被着してこれをバ
ターニングし、アルミニウム配線１５を形成して半導体
装置の製造を完了する。
をエツチング除去すれば、金属シリサイド層２１．２２
のみが夫々コンタクトホール１０ｃ、１０ｄ内に残され
る。そして、全面にアルミニウム膜を被着してこれをバ
ターニングし、アルミニウム配線１５を形成して半導体
装置の製造を完了する。
したがって、この製造方法によれば、層間絶縁膜９に形
成したコンタクトホール１０ｃ、１０ｄを通して不純物
をイオン注入してコンタクト用拡散層１２．１４を形成
してアルミニウム配置！１５との電気接続を行っている
ので、コンタクト部における位置整合ずれが生じること
は殆どなく、基板１との短絡が生じることのないコンタ
クトを得ることができるのは言うまでもない。
成したコンタクトホール１０ｃ、１０ｄを通して不純物
をイオン注入してコンタクト用拡散層１２．１４を形成
してアルミニウム配置！１５との電気接続を行っている
ので、コンタクト部における位置整合ずれが生じること
は殆どなく、基板１との短絡が生じることのないコンタ
クトを得ることができるのは言うまでもない。
これに加えて、コンタクト用拡散層１２．１４の形成に
際してはゲート電極５のコンタクトホールをマスクした
状態で不純物のイオン注入を行っているので、ゲート電
極５にイオンが蓄積されることはなく、また浮遊チャー
ジが存在する場合にも、これを金属薄膜２０を介してイ
オン注入装置へ伝播させることが可能になり、チャージ
アップを防止してゲート絶縁膜４の静電破壊を確実に防
止できる。
際してはゲート電極５のコンタクトホールをマスクした
状態で不純物のイオン注入を行っているので、ゲート電
極５にイオンが蓄積されることはなく、また浮遊チャー
ジが存在する場合にも、これを金属薄膜２０を介してイ
オン注入装置へ伝播させることが可能になり、チャージ
アップを防止してゲート絶縁膜４の静電破壊を確実に防
止できる。
更に、コンタクトホールＩＯＣ，１０ｄにおいては、金
属薄膜２０をシリサイド化したシリサイド層２１．２２
を形成しているため、このシリサイド層２１．２２によ
って接合性を向上できるとともに、このシリサイド層２
１．２２がバリヤとして作用してアルミニウム配線１５
との界面におけるシリコンの析出を防止し、接続抵抗の
増大を防止することもできる。
属薄膜２０をシリサイド化したシリサイド層２１．２２
を形成しているため、このシリサイド層２１．２２によ
って接合性を向上できるとともに、このシリサイド層２
１．２２がバリヤとして作用してアルミニウム配線１５
との界面におけるシリコンの析出を防止し、接続抵抗の
増大を防止することもできる。
ここで、前記実施例は本発明をＣＭＯＳトランジスタに
適用した例を示しているが、単チャネルＭＯ３Ｉ−ラン
ジスタの半導体装置においても同様に適用することがで
きる。
適用した例を示しているが、単チャネルＭＯ３Ｉ−ラン
ジスタの半導体装置においても同様に適用することがで
きる。
以上説明したように本発明は、コンタクトホールの開設
後に全面に金属薄膜を被着し、少なくともゲート電極の
コンタクトホールをマスクした状態でこの金Ｔｌｋ￥Ｒ
膜を通してコンタクトホール内に選択的に不純物を導入
し、コンタクト用拡散層を形成するとともにコンタクト
ホールにおける金属薄膜をシリサイド化し、しかる上で
金属配線を形成して前記コンタクトホールを通して金属
配線と基板及びゲート電極等との電気的接続を行う工程
を備えているので、ゲート電極におけるチャージアップ
を防止してゲート絶縁膜の静電破壊を防止するとともに
、金属シリサイド層によってコンタクトホールにおける
接合性を向上させかつシリコンの析出を防止して接続抵
抗の増大を防止し、信較性の高い半導体装置を製造でき
る。
後に全面に金属薄膜を被着し、少なくともゲート電極の
コンタクトホールをマスクした状態でこの金Ｔｌｋ￥Ｒ
膜を通してコンタクトホール内に選択的に不純物を導入
し、コンタクト用拡散層を形成するとともにコンタクト
ホールにおける金属薄膜をシリサイド化し、しかる上で
金属配線を形成して前記コンタクトホールを通して金属
配線と基板及びゲート電極等との電気的接続を行う工程
を備えているので、ゲート電極におけるチャージアップ
を防止してゲート絶縁膜の静電破壊を防止するとともに
、金属シリサイド層によってコンタクトホールにおける
接合性を向上させかつシリコンの析出を防止して接続抵
抗の増大を防止し、信較性の高い半導体装置を製造でき
る。
第１図（ａ）〜（ｅ）は本発明の一実施例を製造工程順
に示す断面図、第２図（ａ）〜（ｄ）は従来方法を製造
工程順に示す断面図である。 １．３１・・・Ｐ型半導体基板、２，３２・・・Ｎ型ウ
ェル、３，３３・・・フィールド絶縁膜、４，３４・・
・ゲート絶縁膜、５，３５・・・ゲート電極、６，３６
・・・配線、７，３７・・・Ｎ型拡散層、８，３８・・
・Ｐ型拡散層、９．３９−・・層間絶縁膜、１０ａ−１
０ｄ。 ４０ ａ 〜４０ ｄ−コンタクトホール、１１．４１
・・・フォトレジスト（マスク）、１２．４２・・・コ
ンタクト用Ｎ型拡散層、１３．４３・・・フォトレジス
ト（マスク）、１４．４４・・・コンタクト用Ｐ型拡散
層、１５．４５・・・アルミニウム配線、２０・・・金
属薄膜、２１．２２・・・シリサイド層。
に示す断面図、第２図（ａ）〜（ｄ）は従来方法を製造
工程順に示す断面図である。 １．３１・・・Ｐ型半導体基板、２，３２・・・Ｎ型ウ
ェル、３，３３・・・フィールド絶縁膜、４，３４・・
・ゲート絶縁膜、５，３５・・・ゲート電極、６，３６
・・・配線、７，３７・・・Ｎ型拡散層、８，３８・・
・Ｐ型拡散層、９．３９−・・層間絶縁膜、１０ａ−１
０ｄ。 ４０ ａ 〜４０ ｄ−コンタクトホール、１１．４１
・・・フォトレジスト（マスク）、１２．４２・・・コ
ンタクト用Ｎ型拡散層、１３．４３・・・フォトレジス
ト（マスク）、１４．４４・・・コンタクト用Ｐ型拡散
層、１５．４５・・・アルミニウム配線、２０・・・金
属薄膜、２１．２２・・・シリサイド層。
Claims (1)
- （１）半導体基板にＭＯＳトランジスタを形成し、この
上に形成した層間絶縁膜にコンタクトホールを開設して
ＭＯＳトランジスタを金属配線に電気接続する半導体装
置の製造方法において、前記コンタクトホールの開設後
に全面に金属薄膜を被着する工程と、少なくともゲート
電極のコンタクトホールをマスクした状態で、この金属
薄膜を通してコンタクトホール内に選択的に不純物を導
入して前記半導体基板にコンタクト用拡散層を形成しか
つこのコンタクトホールにおける前記金属薄膜をシリサ
イド化する工程と、未反応の金属薄膜を除去した後に所
要パターンに金属配線を形成して前記コンタクトホール
を通して金属配線と基板及びゲート電極等との電気的接
続を行う工程とを含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61054940A JPS62213277A (ja) | 1986-03-14 | 1986-03-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61054940A JPS62213277A (ja) | 1986-03-14 | 1986-03-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62213277A true JPS62213277A (ja) | 1987-09-19 |
Family
ID=12984637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61054940A Pending JPS62213277A (ja) | 1986-03-14 | 1986-03-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62213277A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01154550A (ja) * | 1987-12-11 | 1989-06-16 | Nec Corp | 相補型ｍｏｓ半導体装置の製造方法 |
| JPH01312868A (ja) * | 1988-06-10 | 1989-12-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02170436A (ja) * | 1988-12-22 | 1990-07-02 | Nec Corp | 半導体装置の製造方法 |
| JPH02194524A (ja) * | 1988-12-24 | 1990-08-01 | Samsung Electron Co Ltd | Ｖｌｓｉ装置の抵抗領域に低抵抗接続を形成する方法 |
| JPH04229649A (ja) * | 1990-04-27 | 1992-08-19 | Digital Equip Corp <Dec> | 自己整合珪素化ｃｍｏｓ工程中にｅｓｄ保護用ｎチャネルクランプを製造する方法及びこのようなクランプを有する集積回路装置 |
| JPH05503189A (ja) * | 1989-10-10 | 1993-05-27 | ブイエルエスアイ テクノロジー インコーポレイテッド | 自己整合性金属相互接続部の製造 |
| CN104347484A (zh) * | 2013-08-02 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件以及制作半导体器件的方法 |
-
1986
- 1986-03-14 JP JP61054940A patent/JPS62213277A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01154550A (ja) * | 1987-12-11 | 1989-06-16 | Nec Corp | 相補型ｍｏｓ半導体装置の製造方法 |
| JPH01312868A (ja) * | 1988-06-10 | 1989-12-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02170436A (ja) * | 1988-12-22 | 1990-07-02 | Nec Corp | 半導体装置の製造方法 |
| JPH02194524A (ja) * | 1988-12-24 | 1990-08-01 | Samsung Electron Co Ltd | Ｖｌｓｉ装置の抵抗領域に低抵抗接続を形成する方法 |
| JPH05503189A (ja) * | 1989-10-10 | 1993-05-27 | ブイエルエスアイ テクノロジー インコーポレイテッド | 自己整合性金属相互接続部の製造 |
| JPH04229649A (ja) * | 1990-04-27 | 1992-08-19 | Digital Equip Corp <Dec> | 自己整合珪素化ｃｍｏｓ工程中にｅｓｄ保護用ｎチャネルクランプを製造する方法及びこのようなクランプを有する集積回路装置 |
| CN104347484A (zh) * | 2013-08-02 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件以及制作半导体器件的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0564456B2 (ja) | ||
| JPS6181670A (ja) | Ｍｏｓ集積回路およびその製造方法 | |
| JPS62213277A (ja) | 半導体装置の製造方法 | |
| JPH01128568A (ja) | 半導体装置 | |
| US20060194393A1 (en) | Method of manufacturing semiconductor device | |
| US4621412A (en) | Manufacturing a complementary MOSFET | |
| JP3572850B2 (ja) | 半導体装置の製法 | |
| JP2002353330A (ja) | 半導体装置及びその製造方法 | |
| JPH07321327A (ja) | 半導体装置及びその製造方法 | |
| JPH08279597A (ja) | 半導体装置及びその製造方法 | |
| KR100294775B1 (ko) | 반도체장치및그의제조방법 | |
| JP3141825B2 (ja) | 半導体装置の製造方法 | |
| JPH02192161A (ja) | 半導体集積回路装置 | |
| JPH1041503A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JP2809172B2 (ja) | 半導体装置 | |
| JPH02170436A (ja) | 半導体装置の製造方法 | |
| JP3095912B2 (ja) | 半導体集積回路装置 | |
| JPS63114129A (ja) | 半導体装置の製造方法 | |
| JPS60126859A (ja) | 半導体装置の製造方法 | |
| JP3380069B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH07161826A (ja) | 半導体装置の製造方法 | |
| JPH04363019A (ja) | 半導体装置の製造方法 | |
| JPH0251227A (ja) | 半導体装置の製造方法 | |
| EP0889527A2 (en) | Semiconductor device with reduced number of trough holes and method of manufacturing the same | |
| JPH0666331B2 (ja) | 半導体装置の製造方法 |