JPS62212845A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS62212845A JPS62212845A JP61057312A JP5731286A JPS62212845A JP S62212845 A JPS62212845 A JP S62212845A JP 61057312 A JP61057312 A JP 61057312A JP 5731286 A JP5731286 A JP 5731286A JP S62212845 A JPS62212845 A JP S62212845A
- Authority
- JP
- Japan
- Prior art keywords
- processing device
- processor
- register
- circuit
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 21
- 230000010365 information processing Effects 0.000 claims description 8
- 238000012544 monitoring process Methods 0.000 abstract description 7
- 230000002159 abnormal effect Effects 0.000 abstract description 3
- 238000003745 diagnosis Methods 0.000 abstract 2
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
処理装置からアクセスできる外部レジスタ等の処理装置
周辺回路、および診断用インタフェースとを備える情報
処理装置において、障害によって処理装置が停止したと
き、外部レジスタに記憶する外部回路のエラーステータ
ス(異常状態)等を。
周辺回路、および診断用インタフェースとを備える情報
処理装置において、障害によって処理装置が停止したと
き、外部レジスタに記憶する外部回路のエラーステータ
ス(異常状態)等を。
処理装置を経由せず診断装置から直接に参照できるよう
に構成したものである。
に構成したものである。
本発明は、情報処理装置、とくに処理装置からアクセス
できる処理装置周辺回路と診断用インタフェースとを備
える情報処理装置に関するものである。
できる処理装置周辺回路と診断用インタフェースとを備
える情報処理装置に関するものである。
情報処理装置においては、処理装置(プロセッサ)に命
令レジスタ・作業用レジスタ等の各種のレジスタを内蔵
しており、たとえば作業用レジスタは、主記憶アクセス
の論理アドレスの保持や加工する前後のドツトの一時的
保持などに利用している。
令レジスタ・作業用レジスタ等の各種のレジスタを内蔵
しており、たとえば作業用レジスタは、主記憶アクセス
の論理アドレスの保持や加工する前後のドツトの一時的
保持などに利用している。
また、たとえば主記憶装置のアクセスにおいてアドレス
変換を必要とする場合に備え、アドレス変換・記憶保護
など各種の動作のための制御レジスタとして、またその
際に発生したエラーステータスを保持するためのステー
タスレジスタ(状態レジスタ)として利用するため2通
常、処理装置の外にも外部レジスタを設けている。
変換を必要とする場合に備え、アドレス変換・記憶保護
など各種の動作のための制御レジスタとして、またその
際に発生したエラーステータスを保持するためのステー
タスレジスタ(状態レジスタ)として利用するため2通
常、処理装置の外にも外部レジスタを設けている。
外部レジスタをアクセスするための命令もマイクロ命令
として制御記憶に記憶しており、これを命令レジスタに
セントすることによって、たとえば外部レジスタに対す
るデータの書込み等をおこなうことができる。
として制御記憶に記憶しており、これを命令レジスタに
セントすることによって、たとえば外部レジスタに対す
るデータの書込み等をおこなうことができる。
処理装置は、このようにして主記憶装置・外部レジタな
ど外部に対するアクセスをおこなうのであるが、その際
、たとえばパリティチェ・ツク等によってアドレスの誤
り等が検出されると、そのアクセスを抑止するとともに
、エラーステータスを外部レジスタ中に設けたステータ
スレジスタに記録し、これを割込み(外部マシンチェッ
ク)によって処理装置に対し通知する。
ど外部に対するアクセスをおこなうのであるが、その際
、たとえばパリティチェ・ツク等によってアドレスの誤
り等が検出されると、そのアクセスを抑止するとともに
、エラーステータスを外部レジスタ中に設けたステータ
スレジスタに記録し、これを割込み(外部マシンチェッ
ク)によって処理装置に対し通知する。
なお、処理装置の内部でもプログラムカウンタのパリテ
ィチェック等の誤り検出をおこなっており、これらによ
って得られる異常状態等を保持するため、処理装置にも
状態レジスタを内蔵し、これには前記外部マシンチェッ
クの有無をも保持するようにしている。
ィチェック等の誤り検出をおこなっており、これらによ
って得られる異常状態等を保持するため、処理装置にも
状態レジスタを内蔵し、これには前記外部マシンチェッ
クの有無をも保持するようにしている。
この際、各種の障害によって処理装置が動作不能状態に
陥った場合には、外部レジスタなど処理装置周辺回路を
1診断装置からのアクセスによって参照できることが望
ましい。
陥った場合には、外部レジスタなど処理装置周辺回路を
1診断装置からのアクセスによって参照できることが望
ましい。
第3図は従来例の構成図であり、処理装置1゜処理装置
lからアクセスできる周辺回路としての外部レジスタ2
Aと主記憶アクセス制御部2B、および診断装置3との
間の診断用インタフェース4′のほか、とくに診断装置
3と外部レジスタ2Aとの間に状態監視線7を設けてい
る。
lからアクセスできる周辺回路としての外部レジスタ2
Aと主記憶アクセス制御部2B、および診断装置3との
間の診断用インタフェース4′のほか、とくに診断装置
3と外部レジスタ2Aとの間に状態監視線7を設けてい
る。
診断用インタフェース4′には。
■処理装置1に内蔵する命令レジスタ(IR)12に対
し各種の命令をセントするための信号。
し各種の命令をセントするための信号。
■処理装置1内の指定されたレジスタの内容を読み取っ
てデータバスに出力(スキャンアウト)するための信号
。
てデータバスに出力(スキャンアウト)するための信号
。
■処理装置1の停止を検出するための信号(ボルト状態
信号)。
信号)。
■処理装置1を外部から停止させる信号(ボルト信号)
。
。
等が含まれており、これらを用いることによって。
処理装置1の状態を読み取ったり、処理装置1の命令レ
ジスタ12を書き替えて1命令だけ実行させたりするこ
とができる。
ジスタ12を書き替えて1命令だけ実行させたりするこ
とができる。
したがって、たとえば何等かの障害によって処理装置1
が停止した場合には、これをボルト状態信号によって検
出し、スキャンアウトの機能を利用して、処理装置1に
内蔵する命令レジスタ12の内容を読み取り、停止した
際に実行していた命令を調べるとともに、更に処理装置
1の内部の状態レジスタ(SR)11を見ることによっ
て障害の内容を知ることができる。
が停止した場合には、これをボルト状態信号によって検
出し、スキャンアウトの機能を利用して、処理装置1に
内蔵する命令レジスタ12の内容を読み取り、停止した
際に実行していた命令を調べるとともに、更に処理装置
1の内部の状態レジスタ(SR)11を見ることによっ
て障害の内容を知ることができる。
処理装置1側の状態レジスタ11には、命令レジスタ1
2や図示省略のプログラムカウンタ等のパリティエラー
など、内部で検出された誤りの他に。
2や図示省略のプログラムカウンタ等のパリティエラー
など、内部で検出された誤りの他に。
前記のように外部からのマシンチェックの有無を示すス
テータスをも保持するようにしている。
テータスをも保持するようにしている。
したがって、これによって外部マシンチェックがあった
ことを検出した場合には、・外部レジスタ2A内の状態
レジスタ21を参照することによって。
ことを検出した場合には、・外部レジスタ2A内の状態
レジスタ21を参照することによって。
障害の原因を知ることができる。
しかし、処理装置1のアドレス送出系(アドレスバス)
の異常など9重大なハードウェア障害がある場合には、
処理装置1を動かして外部レジスタ2Aをアクセスした
としても、得られた内容には信頼性はない。
の異常など9重大なハードウェア障害がある場合には、
処理装置1を動かして外部レジスタ2Aをアクセスした
としても、得られた内容には信頼性はない。
また、このような重大な障害がある場合には。
処理装置lの暴走を防止するため2通常、外部から初期
化しない限り命令を実行できない状態にすることが多く
、このような状態では、処理装置1側の状態レジスタ1
1は参照できても、外部レジスタ2Aを参照することは
できない。
化しない限り命令を実行できない状態にすることが多く
、このような状態では、処理装置1側の状態レジスタ1
1は参照できても、外部レジスタ2Aを参照することは
できない。
したがって、このような際には、状態監視線7を利用し
て、外部レジスタ2A内の状態レジスタ21の内容を診
断装置3に取り込めるように構成している。
て、外部レジスタ2A内の状態レジスタ21の内容を診
断装置3に取り込めるように構成している。
上記従来例においては、状態監視線7は状態レジスタ2
1の内容をビット毎に個別に取り込めるものであること
が必要である。
1の内容をビット毎に個別に取り込めるものであること
が必要である。
しかし、処理装置周辺回路を高密度集積回路化した場合
などには、端子数の制約によって状態監視線8の信号線
の数に制約を受けるため、処理装置1が動作不能状態に
陥った際には、外部レジスタ2Aの内容を完全に調べる
ことができないという問題点がある。
などには、端子数の制約によって状態監視線8の信号線
の数に制約を受けるため、処理装置1が動作不能状態に
陥った際には、外部レジスタ2Aの内容を完全に調べる
ことができないという問題点がある。
すなわち本発明の目的は、処理装置1が動作不能状態に
陥っても、外部レジスタ2Aなど処理装置周辺回路の内
容をできる限り完全に調べることができるようにするこ
とにある。
陥っても、外部レジスタ2Aなど処理装置周辺回路の内
容をできる限り完全に調べることができるようにするこ
とにある。
本発明による情報処理装置は、第1図の原理図に示すよ
うに、処理装置1.処理装置1からアクセスできる処理
装置周辺回路2.処理装置1と処理装置周辺回路2と診
断装置との間に設けられる診断用インクフェース4を備
える情報処理装置において。
うに、処理装置1.処理装置1からアクセスできる処理
装置周辺回路2.処理装置1と処理装置周辺回路2と診
断装置との間に設けられる診断用インクフェース4を備
える情報処理装置において。
処理装置1が停止状態の際、処理装置1による処理装置
周辺回路2のアクセスを禁止するための第一の回路5と
。
周辺回路2のアクセスを禁止するための第一の回路5と
。
診断用インタフェース4を構成するアドレス線41を、
処理装置1が動作状態か停止状態かに応じて双方向に切
り換える第二の回路6とを設けたものである。
処理装置1が動作状態か停止状態かに応じて双方向に切
り換える第二の回路6とを設けたものである。
処理装置lが停止状態の際には、処理装置1側から処理
装置周辺回路2に対するアクセスを禁止し2診断装置3
側から処理装置周辺回路2をアクセスすることによって
、従来例における状態監視線を用いることなく2診断装
置3によって外部レジスタなど処理装置周辺回路2を監
視するものである。
装置周辺回路2に対するアクセスを禁止し2診断装置3
側から処理装置周辺回路2をアクセスすることによって
、従来例における状態監視線を用いることなく2診断装
置3によって外部レジスタなど処理装置周辺回路2を監
視するものである。
第2図に実施例の回路図を示す。
図において、第1図・第2図と共通する符号は同一対象
を、またORはOR回路、八NOはAND回路。
を、またORはOR回路、八NOはAND回路。
PCはパリティチェッカを表す。
■〜■は、それぞれ■は主記憶アクセス要求。
■は処理装置1による外部レジスタ2Bのアクセス指定
、■′は診断装置3による外部レジスタ2Bのアクセス
指定、■はアドレスと読取り書込みの選択、■′は診断
装置3からの書込み指定、■はデータバス、■は処理装
置1が停止中を示す信号。
、■′は診断装置3による外部レジスタ2Bのアクセス
指定、■はアドレスと読取り書込みの選択、■′は診断
装置3からの書込み指定、■はデータバス、■は処理装
置1が停止中を示す信号。
■は診断装置3から処理装置1内の命令レジスタに対す
る設定の指示、■は処理装置1の内部ステータス(状態
)をデータバス等へ取り込む指示。
る設定の指示、■は処理装置1の内部ステータス(状態
)をデータバス等へ取り込む指示。
■は前記取込みデータの選択、■はアドレスバス■のパ
リティエラーを示す。
リティエラーを示す。
また第一の回路5と第二の回路6は、それぞれ図示のよ
うに接続され信号■によって制御されるトライステート
素子によって構成するほか、データバス4にも第二の回
路6と同様な双方向ドライバ7を設けている。
うに接続され信号■によって制御されるトライステート
素子によって構成するほか、データバス4にも第二の回
路6と同様な双方向ドライバ7を設けている。
以上のような構成により。
(1)、主記憶装置のアクセスは、信号■を出したあと
、信号■によってアドレスと読取り書込みの選択を指示
し、データバス■によって送受をおこなう。
、信号■によってアドレスと読取り書込みの選択を指示
し、データバス■によって送受をおこなう。
(2)、処理装置1からの外部レジスタ2へのアクセス
は、信号■によるアクセス指定および信号■によるアド
レスと読取り書込みの選択を指示し、データバス■によ
って送受をおこなう。
は、信号■によるアクセス指定および信号■によるアド
レスと読取り書込みの選択を指示し、データバス■によ
って送受をおこなう。
(3)、 を断装置3からの外部レジスタ2Aのアクセ
スは、信号■′によるアクセス指定および信号■による
アドレスと読取り書込みの選択を指示し、データバス■
によって送受をおこなう。
スは、信号■′によるアクセス指定および信号■による
アドレスと読取り書込みの選択を指示し、データバス■
によって送受をおこなう。
(4)0診断装置3からの命令レジスタ2への設定は。
信号■によって指示し、設定する命令コードをデ−タハ
ス■を介して送る。
ス■を介して送る。
(5)、スキャンアウトは、処理装置1が停止中に信号
線■による指示をおこない、信号■によりスキャンアウ
トする情報を選択する。たとえば信号■が“1″のとき
は命令レジスタ12の内容が、また“0”ならば命令レ
ジスタ12の内容に応じて選択されたデータが取り込ま
れる。
線■による指示をおこない、信号■によりスキャンアウ
トする情報を選択する。たとえば信号■が“1″のとき
は命令レジスタ12の内容が、また“0”ならば命令レ
ジスタ12の内容に応じて選択されたデータが取り込ま
れる。
パリティチェッカ(1’C)は1診断装置3からの外部
レジスタ2へのアクセスの信頼度を保証するためのもの
である。
レジスタ2へのアクセスの信頼度を保証するためのもの
である。
第一の回路5および第二の回路6を設けることによって
、処理装置1が停止中でも、外部レジスタ加の内容を処
理装置3が読み取ることはてきるが、障害がアドレスバ
ス■上にある場合には1診断装置3が読み取ったデータ
を信頼することはできない。
、処理装置1が停止中でも、外部レジスタ加の内容を処
理装置3が読み取ることはてきるが、障害がアドレスバ
ス■上にある場合には1診断装置3が読み取ったデータ
を信頼することはできない。
診断装置3は、外部レジスタ2Aをアクセスする際、自
らが送出したアドレスをアドレスバス■上でチェックす
ることによって障害を検出する。
らが送出したアドレスをアドレスバス■上でチェックす
ることによって障害を検出する。
以上説明したように1本発明の情報処理装置では、処理
装置が停止中であっても2診断用インタフェースによっ
て外部レジスタ等の処理装置周辺回路を完全に参照する
ことができる。
装置が停止中であっても2診断用インタフェースによっ
て外部レジスタ等の処理装置周辺回路を完全に参照する
ことができる。
また従来例のようなビット毎に個別の状態監視線を設け
る必要ないので、インタフェースの信号線の数を削減す
ることができる。
る必要ないので、インタフェースの信号線の数を削減す
ることができる。
第1図は本発明の原理図。
第2図は実施例の回路図。
第3図は従来例の説明図である。
図中。
1は処理装置、 2は処理装置周辺回路。
2Aは主記憶アクセス制御回路。
2Bは外部レジスタ、 3は診断装置。
4は診断用インタフェース。
第1図
第2図
Claims (1)
- 【特許請求の範囲】 処理装置(1)と、 処理装置(1)からアクセスできる処理装置周辺回路(
2)と、 処理装置(1)と処理装置周辺回路(2)と診断装置(
3)との間に設けられる診断用インタフェース(4)と
を備える情報処理装置において、 処理装置(1)が停止状態の際に処理装置(1)による
処理装置周辺回路(2)のアクセスを禁止する第一の回
路(5)と、 診断用インタフェース(4)中のアドレス線(41)を
処理装置(1)が動作状態か停止状態かに応じて双方向
に切り換える第二の回路(6)とを設けたことを特徴と
する情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61057312A JPS62212845A (ja) | 1986-03-14 | 1986-03-14 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61057312A JPS62212845A (ja) | 1986-03-14 | 1986-03-14 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62212845A true JPS62212845A (ja) | 1987-09-18 |
JPH0467659B2 JPH0467659B2 (ja) | 1992-10-29 |
Family
ID=13052045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61057312A Granted JPS62212845A (ja) | 1986-03-14 | 1986-03-14 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62212845A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5995654A (ja) * | 1982-11-22 | 1984-06-01 | Mitsubishi Electric Corp | マイクロプロセッサのデバックマシーン接続装置 |
-
1986
- 1986-03-14 JP JP61057312A patent/JPS62212845A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5995654A (ja) * | 1982-11-22 | 1984-06-01 | Mitsubishi Electric Corp | マイクロプロセッサのデバックマシーン接続装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0467659B2 (ja) | 1992-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62212845A (ja) | 情報処理装置 | |
JPH02173852A (ja) | バス診断装置 | |
JPH05298193A (ja) | メモリアクセス障害検出回路 | |
JP2715740B2 (ja) | 情報処理装置のバス監視回路 | |
JPS62159258A (ja) | Bus診断方式 | |
JPS62165254A (ja) | Ecc回路付記憶装置 | |
JPH0662114A (ja) | プロセッサ間診断処理方式 | |
JPH0553934A (ja) | バスライン監視方式 | |
JPH0152774B2 (ja) | ||
JPH0822419A (ja) | 誤書込防止方式 | |
JPS592585Y2 (ja) | デ−タ処理装置 | |
JPH0756520Y2 (ja) | 故障システムの応答信号発生装置 | |
JPH02157952A (ja) | 記憶装置 | |
JPS5918741B2 (ja) | 自動診断方式 | |
JPS581258A (ja) | 磁気デイスク装置のエラ−デ−タ保持方式 | |
JPH04252344A (ja) | コンピュータシステム | |
JPS6118056A (ja) | 領域外メモリへのアクセス異常検定方法 | |
JPS61155876A (ja) | 集積回路の診断方法 | |
JPS6042977B2 (ja) | 共通メモリ制御装置 | |
JPS5917465B2 (ja) | チエツク装置 | |
JPH02266437A (ja) | 二重化情報処理システム | |
JPH07334431A (ja) | Fifoメモリ装置及びその信頼性向上方法 | |
JPH02242452A (ja) | メモリカード | |
JPS6315621B2 (ja) | ||
JPH09190387A (ja) | 情報処理装置及びその主記憶装置 |