JPS62201339A - 回路基板の光学的試験方法 - Google Patents

回路基板の光学的試験方法

Info

Publication number
JPS62201339A
JPS62201339A JP61266791A JP26679186A JPS62201339A JP S62201339 A JPS62201339 A JP S62201339A JP 61266791 A JP61266791 A JP 61266791A JP 26679186 A JP26679186 A JP 26679186A JP S62201339 A JPS62201339 A JP S62201339A
Authority
JP
Japan
Prior art keywords
circuit board
window
conductor track
track area
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61266791A
Other languages
English (en)
Inventor
フーベルト・ドリラー
パウル・マンク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mania GmbH and Co
Original Assignee
Mania GmbH and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mania GmbH and Co filed Critical Mania GmbH and Co
Publication of JPS62201339A publication Critical patent/JPS62201339A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/10Image acquisition modality
    • G06T2207/10056Microscopic image
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30141Printed circuit board [PCB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Analysis (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Testing Of Optical Devices Or Fibers (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、回路基板の光学的試駆方法に関する。
〔従来の技術〕
この釉の方法は、導体間の距離や寸法に対してのように
巨視的領域で回路基板を試験する「デザイン・ルール・
テスト」と呼ばれるものを含めて従来より知られている
。この方法においては、初めにユーザにより、検出すべ
き導体トラック幅および間隔の最小値が試験を実行する
装置に入力される。詳しく述べるに、装置は供給された
回路基板をスキャンするが、それは上述した寸法をチェ
ックするためであって、予め格納された幾つかの値また
はマスターあるいは基準回路基板でもって比較を遂行す
るためではない。この試験は、単に、所定の最小値が観
測されたか否かのような局部的基準によって回路基板の
形状を検出する。このようなデザイン・ルール・テスト
においては、導体トラック位置は無関係である。
周知のように、試験は複数のイメージポイントに分割さ
扛た各イメージをスキャンニング処理することで実行さ
れる。ビデオカメラによりラインまたはアレイとして与
えられるビデオ情報はアナログに変換されると共に処理
される。それによって不所望なサイド効果が除かれ、金
属または非金属領域に対応する黒および白領域のみをも
つ回路基板のラスタイメーノがもたらされる。このよう
にして得られる黒および白情報は予め決定される最小幅
値との比較に使用される。この手法において、被試験用
回路基板の最小必要条件が満足されたか否かを見出すこ
とができる。
〔発明が解決しようとする問題点〕
上記デザイン・ルール・fロセスの1つの欠点は、各回
路基板上の導体トラックパターンに関係なく試験が進行
されるために、不良回路基板の出現を即座に検出するこ
とができないということである。導体トラックが展開さ
れる特定の進路に関係なく、試験は予め選択されるデザ
イン・ルール(最小間隔、最小幅)に被試験物が対応す
るか否かのみに係る。良くても、被試験体は鋭角に延び
た導体トラックのような許容されない幾可学的な形状の
出現が試験される程度である。
上述した従来方法の別の欠点は、製造における不完全な
回路基板の処理が予め選択されたデザイン・ルール(最
小間隔、最小幅)を未だ満足しない欠陥性のパターンを
もたらす状態に落ち込むということである。例えば、こ
の方法は、中断の寸法が予め決定された値および許容さ
れる導体トラック間隔値に対応する限りは、不所望な導
体トラック中断を受は容れてしまうということである。
このように生じがちな欠点を除去するためには、基準回
路基板を使用してビット・パイ・ビット比較で進行され
ることである。たとえ、4:1縮減のような目の粗いグ
リッドやマスタを使用して比較がなされたとしても、処
理すべきデータ量は莫大である。このため基準回路基板
によるビット・パイ・ビット比較は実用化が困難である
〔問題点を解決するための手段および作用〕従って、こ
の発明の目的は、巨視的領域で動作し且つ上述したよう
なデザイン・ルール・テストを上述したように実行する
と共に、特定の種類の回路基板の出現全試験するのに十
分な情報処理機能が付加された回路基板の光学的試験方
法r提供することである。
この目的を達成するために、この発明で(工、導体トラ
ック間の間隔と寸法に対してのような巨視的領域におけ
る従来の方法に発明性のある工程が含まれる巨視的領域
における試験が付加嘔れる。
〔発明の効果〕
この試験は、ある時間に試験されるものが特定回路基板
であるか否かを認識することができるという特別の利点
をもたらす。有利なことは、処理または評価すべき情報
量が基準回路基板によるビット・パイ・ビット比較で必
要とされる量よりもはるかに少なくなる。結果として、
発明性のある方法は比較的に簡単な構成の電子回路およ
び手段で実行される。
ウィンドのイメージを格納することに含まれる情報の軽
減に関して、巨視的領域中で単に中間値を測定すると有
利である。また、処理すべき情報に関しおよび感度に関
して、各ウィンドの中間値に加えや重心を測定すると有
利である。特に、許容できるものとして(回路基板製造
からもたらされるような)公称導体幅からの離脱を検出
することができるようにするために粒状値を各ウィンド
について(その中間値またはその中間値に重心をプラス
したものを付加して)測定すると有利である。
〔実施例〕
以下図面を参照してこの発明の実施例につき詳細に説明
する。
第1図に示すように、特定のiRターンにアレンノされ
た導体トランクを有する被試験用の回路基板lは図示の
如き形態で部分的領域またはウィンド2に分割される。
ここで、導体トラックは銅であり、これらのウィンド2
は“′銅”または1非銅”についてウィンドの各ポイン
トを試験すると共K、銅および弁銅領域の重心の座標を
付加的に確認することにより、銅からなる表面部分に対
しこのように試験される。例えば、銅領域は黒ポイント
に且つ弁銅領域は白ポイントに対応することを割り当て
る。好ましくは、銅領域の重心の座標は各ウィンド2に
ついて測定される。各ウィンドについて、加算はウィン
ドの特性同定化特徴を構成する特定の中間値を生じる。
加えて、黒領域のような白または黒領域の重心を測定す
るようにしてもよい。また、この重心は各ウィンドの特
性同定化特徴を構成する。各ウィンドについて得られる
同定化特徴のうちの一方または両方は、マスターまたは
基準回路基板の各対応ウィンドについて得ら几る同定化
特徴と比較される。このウィンド・パイ・ウィンド比較
において、被試験用回路基板lのウィンド2の各中間値
の分布(および重心の選択的な分布)は、マスターまた
は基準回路基板上の対応するウィンドの中間値の分布(
または重心の分布)とは異なって、欠陥の表示であると
共に、欠陥表示として評価される。
マスターまたは基準回路基板の各ウィンドについて、銅
まだは弁銅領域の1つの中間値のみおよび可能な重心の
座標は、被試験用の回路基板1上の対応するウィンド2
の同じ値による順次の比較に対して記憶されることを必
要とする。この結果、記憶すべきおよび処理すべきデー
タ量が大幅に軽減される。このため、前述したような利
点が得られる。
留意すべきことは、導体トランク領域と非導体領域間の
コントラストのみを評価するために動作するこの方法の
ようにそれ自体が知られている手法においては、回路基
板上の導体トラックは他の物質から構成されてもよいと
いうことである。
ウィンド2のサイズは所望な正確性に従って確定される
。一般に、中間値の分析および可能な重心の座標の測定
について要求される正確性はウィンド2のサイズと共に
増加する。しかるに、若しウィンドがあまシにも大きす
ぎると、試験値の手得における固有のエラーは検出すべ
き欠陥に対応、する大きさの程度とみなされるので、有
効な試験結果をもはや得ることができなくなってしまう
結果として、サイズがあまりにも大きすぎるウィンドは
、過度の測定エラーを生成する。
以上詳述した理由のために、従来のデザイン・ルール・
テストからの試験結果の巨視的分析は1:64の割合で
データ軽減を生じる。しかるに、この値は例示的である
。各個々のケースに使用すべき軽減の量についての特別
な要求は、表面領域すなわちウィンドの試験ポイント数
であり、カメラによって決定されるビット単位より大き
な数百倍とすべきである。使用に際し、ウィンドのサイ
ズは選択され、それで各ウィンドの出現特性、すなわち
、銅領域の比率と位置あるいは黒または白およびそれら
の重心の評価は十分に安全に説明される。
評価は、中間値のウィンド・パイ・ウィンド測定および
選択的な重心の座標のために、カウンタ手段に並列結合
されているデザイン・ルール・テスト中に集収されたデ
ータによって実行される。
このようなカウンタ手段は、銅領域に対応するポイント
数および弁銅領域に対応するポイント数をカウントする
ことにより、ウィンドの中間値を確定するために動作す
る。銅領域の重心は、各ウィンドのXおよびY方向でそ
れぞれ鋼または弁銅領域に対応するポイントの座標から
測定される。各スキャンされたウィンドについて、中間
値および若し使用するなら重心の座標がこの方法で測定
される。これらの値および座標はそれからマスターまた
は基準回路基板の対応するウィンド群の中間値および重
心の座標と比較式れる。
被試験用回路基板は、試験装置がイニシャライズさルた
ときに記憶される基準ポイントに整列される。例えば、
4または8個の基準ポイントが選択される。被試験用回
路基板の導入により、試験装置は、寸法的な許容精度を
考慮に入れて、回路基板の正確な位置を確認するために
基準ポイントの位fitを測定する。この位置測定ステ
ップはデザイン・ルール・テストおよび巨視的試験の準
備中に実行される。このようにして測定さ九た回路基板
位置に基いて、試験装置はウィンドを試験することに移
行する。各ウィンドのサイズは0.8X0.8ミIJメ
ートルまたは32X32画素であり、例えば、1画素は
カメラによって与えられる1ビット単位からなる。例え
ば、各ウィンドは蛇行通路に沿って回路基板全スキャン
ニングするカメラで与えられる。回路基板1上のウィン
ド201つの中での各ずれまたは不完全な変動は雪庇ま
たは中間値および銅領域の重心の位置に大幅な変動をも
たらす。このような巨視的な値の変動は容易に検出され
る。例えば、ここで導体トラックが特定のウィンド内で
見えなくなると、すなわちウィンドの中間値が欠陥を指
示しようとするために実質的に変動する。同じく、ここ
で導体トラックが所望の位置から大きく移動されると、
このような移動は黒または銅領域の重心の実質的な変化
を即座にもたらす。このような巨視的な試験は、特定の
イメージの値の正確な位置を決定する必要なしに高い好
結果の可能性でもって検出すべき所望の値または座標か
らの逸脱を許す。
ここで、基準回路基板の代りにフィルムが使用されると
、製造工程で生じる回路基板とフィルムとの間の差異は
簡単な手法で評価される。被試験用の回路基板上の導体
トラックの幅は、エツチング処理によってフィルムより
僅かに大きくされる。
これらの差異は、特定または所定量だけ変動することが
知られているような銅の値として、この発明性のある欠
陥検出方法において、百分率によって容易に計算される
。結果として、数値データの簡単な比較だけで十分であ
シ、全体のイメージ処理は必要でない。
回路基板の製造工程において、トリートメント処置は往
々にして所望の値より広いか狭い導体トラックをもたら
す。これは銅のパーセンテージが同じであってもウィン
ドの濃度の変動に差異をもたらす。製造工程において生
じがちなこのような変動を検出するかまたはこれらの変
動が受は容れられるか否かを決定するために、この発明
のさらに改良された特別の利点は、あるウィンドにおけ
る導体トラック(銅領域)および非銅領域トラックとの
間の境界の長さとして分析すべきこと全マスター回路基
板に許す。これは境界領域のポイント数全カウントする
ことにより、および合成カウント値を記憶することによ
りて達成される。詳しく述べると、上述したポイントは
弁銅領域に隣接する銅ポイントあるいは銅領域に隣接す
る半調領域のポイントである。
第2図には、1つの直線状導体トラックおよび1つの曲
線導体トラックを有した1つのウィンドがみられる。各
導体トラックは、各導体トラックの実際のエツジである
2つの実線によって描かれている。印刷回路基板の製造
工程で遂行されるエツチング処理やその他のステップに
よって、各トラックは第2図の破線32または31によ
って示されるように僅かに広いかまたは狭くなる。
実際の動作で使用される手順は次の通りである。
まず第1に、境界(線)7j?インドが測定すべきポイ
ントとしてもたれる。このだめ、チェックはウインドの
各ポイントについてなされ、すなわち、異なるイメージ
値を有する異なる方向のいずれか1つの隣接ポイントで
あるか否かを(各ポイントからスタートして)異なる方
向でみつける。換言すると、若し上記(各)ポイントが
鋼(または非銅)領域で且つ隣接2インドが非銅(また
は銅)領域を示していれば、結果的に上記(各)ポイン
トが境界(線)ポイントであると決められる。上述した
方向は任意に選択されるが、好ましくは例えば直交座標
システム(x−y座標)の4方向である。
これらの境界(線)ポイントは加算される。この加算処
理において、各境界ポイントは自動的に結果として2度
入れられる。従って、シャープな境界線の代りに、第2
図の破線で示され且つ後述するような“′チューブ領域
”と呼ばれる境界線領域をこの方法はもたらす。被試験
用回路基板のウィンド・パイ・ウィンド式のスキャンニ
ングにおいて、第2図に示さnるように、チーーブ領域
の内側に位置付けられたノ1セイントは上記加算動作に
入fLられない如く無視される。従って、被試験用回路
基板のすべての導体は、マスター回路基板の導体3より
狭い(破線3))または広い(破線32)ものとを問わ
ず、受は容れられるものとして考察される。結果として
、製造工程で生じがちな破線の範囲内の導体トラックの
広狭は欠陥として考察されない。
実際の動作において、ここに利用された非分析的なカウ
ンティング処理は、1画素より広いかまたは狭いかに対
応しない広狭導体トラックを受は容れる。これは、0.
3倍だけ軽減された画素数のような検出される少ない画
素数また導体トラックあるいは境界線(角度位置等)の
幾可学的は伸長とは独立しているからである。結果とし
て、このように検出されるチーーブ領域は2画素で規定
されるチューブ領域より狭くなり、それでこの方法は全
体としてより精細になる。
記憶すべきウィンド情報すなわち予め確定された範囲内
を保持すべきデータ量を実質的に軽減することは、各ウ
ィンドについて中間値のみまたは中間値と座標重心の両
方のいずれを測定するための巨視的な領域において可能
である。また、それは中間値および粒状値のみを測定す
るために意図される。後者の場合において、集収すべき
データ量はこの欠陥検出処理が高精度に動作していると
き、約%に軽減される。この場合、上述のように算出さ
nる粒状値に対して製造工程において起りがちな/マラ
メータの変動を正規化することが可能である。
【図面の簡単な説明】
第1図は被試験用回路基板を示す図、第2図はこの発明
のさらなる展開を示す図である。 1・・・回路基板、2・・・ウィンド。 出願人代理人 弁理士 鈴 江 武 彦乙 FIG、  + FIG、  2

Claims (3)

    【特許請求の範囲】
  1. (1)初めに、導体トラック幅および必要とされる最小
    値を有する導体トラック間の空間距離を確認するために
    、回路基板がポイント・バイ・ポイント手法でスキャン
    されるもので、1台またはそれ以上のカメラを有するコ
    ンピュータ制御試験装置の支援でもって回路基板または
    同種のものの機能的欠陥(短絡、中断、部品配置欠陥)
    を光学的に試験する方法において、前記回路基板(1)
    を予め選択されたサイズを有する予め確立された複数の
    ウインド(2)に、該ウインド(2)に対して前記回路
    基板(1)をスキャンニングすることによって得られる
    データに関連付けられて、分割する工程と、前記各ウイ
    ンド(2)に対して導体トラック領域に対応するイメー
    ジポイントのみの加算または非導体トラック領域に対応
    するイメージポイントのみの加算を測定する工程と、基
    準回路基板または同種のものの対応するウインドに対し
    て予め確立された所望の値と前述のように得られた前記
    両加算を比較する工程とを具備することを特徴とする回
    路基板の光学的試験方法。
  2. (2)前記各ウインドについて、それぞれ導体トラック
    領域または非導体トラック領域を構成するポイントの座
    標を確認することにより導体トラック領域または非導体
    トラック領域に対応するイメージ部分の重心を測定する
    と共に、基準回路基板または同種のものの対応するウイ
    ンドについて重心の所定の座標値と前述のように得られ
    た値とを比較することを特徴とする特許請求の範囲第1
    項記載の方法。
  3. (3)前記各ウインド(2)についで、導体トラック領
    域および非導体領域間の境界線に沿つて位置付けられる
    それらのイメージポイントのすべてを基準回路基板の各
    ウインドについて検出することにより、粒状値を測定す
    ると共にそれをカウントしてポイント自体が生じる値と
    異なる値を生じる周囲のある方向における隣接イメージ
    ラスタポイントについて上記イメージポイントからのそ
    れらのすべての加算を測定し、且つ上記粒状値により被
    試験用回路基板上の各対応ウインドの加算を補正するこ
    とを特徴とする特許請求の範囲第1項または第2項いず
    れか1項に記載の方法。
JP61266791A 1985-11-12 1986-11-11 回路基板の光学的試験方法 Pending JPS62201339A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3540100.1 1985-11-12
DE19853540100 DE3540100A1 (de) 1985-11-12 1985-11-12 Verfahren zur optischen pruefung von leiterplatten

Publications (1)

Publication Number Publication Date
JPS62201339A true JPS62201339A (ja) 1987-09-05

Family

ID=6285768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61266791A Pending JPS62201339A (ja) 1985-11-12 1986-11-11 回路基板の光学的試験方法

Country Status (6)

Country Link
US (1) US4745296A (ja)
EP (1) EP0222079B1 (ja)
JP (1) JPS62201339A (ja)
AT (1) ATE76522T1 (ja)
CA (1) CA1257009A (ja)
DE (2) DE3540100A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4955062A (en) * 1986-12-10 1990-09-04 Canon Kabushiki Kaisha Pattern detecting method and apparatus
DE3737869A1 (de) * 1987-11-09 1989-05-24 Wagner Hans Juergen Dipl Ing Verfahren und einrichtung zum optischen pruefen von gegenstaenden
JP2651199B2 (ja) * 1988-06-06 1997-09-10 富士通株式会社 マスク又はレチクル用パターン自動検証装置
EP0354782B1 (en) * 1988-08-12 1996-11-27 Sumitomo Wiring Systems, Ltd. Image processor for detecting incomplete articles
DE69212195T2 (de) 1991-04-11 1996-12-19 Methode Electronics Inc Gerät zum elektronischen Testen von gedruckten Leiterplatten oder ähnlichem
DE4113606C1 (en) * 1991-04-23 1992-08-27 Eac Automation-Consulting-Gmbh, 1000 Berlin, De PCB functional control and monitoring system - feeds test signal to additional thin conductor track formed between PCB connectors as control loop
US5448650A (en) * 1992-04-30 1995-09-05 International Business Machines Corporation Thin-film latent open optical detection with template-based feature extraction
DE69331433T2 (de) * 1992-10-22 2002-10-02 Advanced Interconnection Tech Einrichtung zur automatischen optischen Prüfung von Leiterplatten mit darin verlegten Drähten
US5517234A (en) * 1993-10-26 1996-05-14 Gerber Systems Corporation Automatic optical inspection system having a weighted transition database
GB2362459A (en) * 2000-05-16 2001-11-21 Lloyd Doyle Ltd Method and apparatus for inspection of printed wiring boards
DE102006060741A1 (de) * 2006-12-21 2008-06-26 Henkel Kgaa Verfahren und Vorrichtung zur optischen Prüfung von Objekten
CN116223515B (zh) * 2023-05-05 2023-07-11 成都中航华测科技有限公司 一种用于电路板测试过程的导电图形缺陷检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821110A (ja) * 1981-07-29 1983-02-07 Nippon Kogaku Kk <Nikon> パタ−ン検査装置
JPS58179343A (ja) * 1982-04-14 1983-10-20 Nec Corp 図形検査方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4056716A (en) * 1976-06-30 1977-11-01 International Business Machines Corporation Defect inspection of objects such as electronic circuits
IT1129509B (it) * 1980-01-14 1986-06-04 Tasco Spa Procedimento ed apparecchiatura per il ritrovamento in tempo reale di difetti in oggetti industriali
GB2124362A (en) * 1982-07-22 1984-02-15 Marconi Co Ltd Printed circuit board inspection
JPS5963725A (ja) * 1982-10-05 1984-04-11 Toshiba Corp パタ−ン検査装置
GB8320016D0 (en) * 1983-07-25 1983-08-24 Lloyd Doyle Ltd Apparatus for inspecting printed wiring boards
DE3347645C1 (de) * 1983-12-30 1985-10-10 Dr.-Ing. Ludwig Pietzsch Gmbh & Co, 7505 Ettlingen Verfahren und Einrichtung zum opto-elektronischen Pruefen eines Flaechenmusters an einem Objekt

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821110A (ja) * 1981-07-29 1983-02-07 Nippon Kogaku Kk <Nikon> パタ−ン検査装置
JPS58179343A (ja) * 1982-04-14 1983-10-20 Nec Corp 図形検査方法

Also Published As

Publication number Publication date
DE3540100A1 (de) 1987-06-11
EP0222079A2 (de) 1987-05-20
CA1257009A (en) 1989-07-04
EP0222079A3 (en) 1988-06-29
ATE76522T1 (de) 1992-06-15
EP0222079B1 (de) 1992-05-20
DE3685403D1 (de) 1992-06-25
US4745296A (en) 1988-05-17

Similar Documents

Publication Publication Date Title
KR900005349B1 (ko) Ic 구조용 다층 패턴의 기하학 체크를 위한 방법 및 장치
JP2824552B2 (ja) 自動光学検査のためのシステムおよび方法
US5012523A (en) Dimension checking method
JPS62201339A (ja) 回路基板の光学的試験方法
West A system for the automatic visual inspection of bare-printed circuit boards
JPH04166712A (ja) プリント基板のパターン検査方法
US6795186B2 (en) Adaptive tolerance reference inspection system
KR960000344B1 (ko) 프린트 기판의 배선폭 검사방법 및 장치
GB2102122A (en) Detecting defects in a pattern
JP4084969B2 (ja) パターン検査装置及びパターン検査方法
JPH076777B2 (ja) パターンの輪郭検出方法及びこの方法を用いた測長装置
JPS62233746A (ja) チツプ搭載基板チエツカ
JPS61140804A (ja) パタ−ン検査装置
JP3509581B2 (ja) 外観検査方法
JPH0726827B2 (ja) パターン検査装置
JP3189604B2 (ja) 検査方法および装置
JP3674067B2 (ja) パターン外観検査装置
JPH04145314A (ja) プリント基板検査装置
JPH0569536A (ja) 印刷物の検査装置における欠陥検出方法及び欠陥検出回路
JPH01301151A (ja) プリント配線検査装置
JPH0273139A (ja) 表面欠陥検査装置
JP2000149027A (ja) 布線検査装置および方法
JP2000294139A (ja) 周期性パターンの欠陥検査方法及び装置
JPS605409Y2 (ja) 傷認識装置
JPH04311053A (ja) 欠陥判定器