JPS62200766A - 高耐圧dsamosfet素子の製造方法 - Google Patents
高耐圧dsamosfet素子の製造方法Info
- Publication number
- JPS62200766A JPS62200766A JP61041389A JP4138986A JPS62200766A JP S62200766 A JPS62200766 A JP S62200766A JP 61041389 A JP61041389 A JP 61041389A JP 4138986 A JP4138986 A JP 4138986A JP S62200766 A JPS62200766 A JP S62200766A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity
- diffused
- channel
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000009792 diffusion process Methods 0.000 claims abstract description 23
- 230000015556 catabolic process Effects 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 239000008186 active pharmaceutical agent Substances 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 238000000137 annealing Methods 0.000 abstract description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052796 boron Inorganic materials 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 229910052785 arsenic Inorganic materials 0.000 abstract 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract 1
- 108091006146 Channels Proteins 0.000 description 13
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000002408 directed self-assembly Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 101000650578 Salmonella phage P22 Regulatory protein C3 Proteins 0.000 description 1
- 101001040920 Triticum aestivum Alpha-amylase inhibitor 0.28 Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は高耐圧DSAMOSFET素子の製造方法に関
するものである。
するものである。
(従来の技術)
第2図は従来の高耐圧OSAMO5FET素子の製造工
程断面図である。
程断面図である。
ここでDSA (Diffusion 5elf Al
igned ) MO5F[iTとは、例えば、ゲート
絶縁膜及び多結晶シリコンをマスクとしてP型チャネル
層とソース層をセルファライン(自己整合)で拡散する
ことにより得られるMOSFETである。
igned ) MO5F[iTとは、例えば、ゲート
絶縁膜及び多結晶シリコンをマスクとしてP型チャネル
層とソース層をセルファライン(自己整合)で拡散する
ことにより得られるMOSFETである。
以下、従来の高耐圧DSAMO3Fl!T素子の製造方
法を第2図に基づいて説明する。
法を第2図に基づいて説明する。
(1)まず、第2図(a)に示されるように、比抵抗0
.1〜0.0■Ω・cmのN型シリコン基板1に比抵抗
5〜10Ω・C1fiのN型エビタキノヤル層2を20
〜30μm形成する。次に、酸化を行い、1000〜1
500人の酸化膜3を形成する。この酸化膜がゲート酸
化膜となる。
.1〜0.0■Ω・cmのN型シリコン基板1に比抵抗
5〜10Ω・C1fiのN型エビタキノヤル層2を20
〜30μm形成する。次に、酸化を行い、1000〜1
500人の酸化膜3を形成する。この酸化膜がゲート酸
化膜となる。
(2)次に、第2図(b)に示されるように、CvDに
より多結晶(ポリ)シリコン4を4000〜5000人
形成し、ホトリソグラフィ一工程により、ソース及びチ
ャネル形成部分の多結晶シリコン及びゲート酸化膜をエ
ツチング除去し、ソース及びチャネル形成パターン5を
形成する。
より多結晶(ポリ)シリコン4を4000〜5000人
形成し、ホトリソグラフィ一工程により、ソース及びチ
ャネル形成部分の多結晶シリコン及びゲート酸化膜をエ
ツチング除去し、ソース及びチャネル形成パターン5を
形成する。
(3)次に、第2図(c)に示されるように、イオン打
ち込みにより、ボロンをドーズ世1〜sxio13cm
−”打ち込み、1200℃で1〜2時間の熱処理を行う
ことでx= (接合深さ)は3〜4μm、シート抵抗
l〜2にΩ/口のP型チャネル層6を形成する。
ち込みにより、ボロンをドーズ世1〜sxio13cm
−”打ち込み、1200℃で1〜2時間の熱処理を行う
ことでx= (接合深さ)は3〜4μm、シート抵抗
l〜2にΩ/口のP型チャネル層6を形成する。
(4)次に、第2図(d)に示されるように、ホトレジ
ストをマスクとして、砒素をドーズff1lxlO+h
cm −”イオン打ち込み、ホトレジストを除去した後
、1000°Cで60分程度アニールを行い、Xjは0
.4〜0.8μm、シート抵抗15〜30Ω/口のN゛
ソース拡散層7を形成する。
ストをマスクとして、砒素をドーズff1lxlO+h
cm −”イオン打ち込み、ホトレジストを除去した後
、1000°Cで60分程度アニールを行い、Xjは0
.4〜0.8μm、シート抵抗15〜30Ω/口のN゛
ソース拡散層7を形成する。
(5)次に、第2図(e)に示されるように、ホトレジ
ストをマスクとしてボロンをドーズIlxlO1scm
−2イオン打ち込み、ホトレジストを除去した後、1
000℃で60分程度アニールを行い、X、は0.6〜
1、am、シート1氏抗150〜330 Ω/口のP′
層8を形成する。このP゛層は通常ソース拡散層7に1
72〜1/3オーバラツプさせる。
ストをマスクとしてボロンをドーズIlxlO1scm
−2イオン打ち込み、ホトレジストを除去した後、1
000℃で60分程度アニールを行い、X、は0.6〜
1、am、シート1氏抗150〜330 Ω/口のP′
層8を形成する。このP゛層は通常ソース拡散層7に1
72〜1/3オーバラツプさせる。
(発明が解決しようとする問題点)
上記したDSAMOSFET素子において問題となるの
は、寄生NPN )ランジスタの動作である。N°ソ
ース層7をエミッタ、P型チャネル層6をベース、N型
エピタキシャル層2をコレクタとしたNPN )ラン
ジスク(寄生バイポーラトランジスタ)の直流周波数増
幅率hFEが大きいと、2次ブレークダウンが発生し耐
圧が劣化する。
は、寄生NPN )ランジスタの動作である。N°ソ
ース層7をエミッタ、P型チャネル層6をベース、N型
エピタキシャル層2をコレクタとしたNPN )ラン
ジスク(寄生バイポーラトランジスタ)の直流周波数増
幅率hFEが大きいと、2次ブレークダウンが発生し耐
圧が劣化する。
そこで、このh FEを低くして耐圧劣化を防止する手
段としては (1)ベース領域を深くする。
段としては (1)ベース領域を深くする。
(2)エミッタ領域と接するベース領域近傍のベース濃
度を上げる。
度を上げる。
(3〉 エミッタ領域の濃度を下げる。
などが挙げられるが、本発明においては上記(1)の手
段を採用したものである。
段を採用したものである。
即ち、上記した製造方法により形成されたDSA?l0
SFETの場合、P゛層8N゛ソー3層7オーバラップ
させた部分lのh rtは、約IOと十分低いが、オー
バラップさせていない部分のh FEは100〜150
と高くなっている。従って、ナヤネル領域の深さを深く
して、オーバラップさせる部分を広げることでh FE
が高い部分の面積を減少させることにより2次ブレーク
ダウンによる耐圧劣化を少なくすることができる。
SFETの場合、P゛層8N゛ソー3層7オーバラップ
させた部分lのh rtは、約IOと十分低いが、オー
バラップさせていない部分のh FEは100〜150
と高くなっている。従って、ナヤネル領域の深さを深く
して、オーバラップさせる部分を広げることでh FE
が高い部分の面積を減少させることにより2次ブレーク
ダウンによる耐圧劣化を少なくすることができる。
しかしながら、N′ソース層7全てにオーハラツブさせ
ると、闇値Vtの変動などの素子特性が変動し問題があ
る。そのため、一部はオーバラップしない部分を設ける
必要があり、II FEの高い部分を全くなくすことは
不可能であった。
ると、闇値Vtの変動などの素子特性が変動し問題があ
る。そのため、一部はオーバラップしない部分を設ける
必要があり、II FEの高い部分を全くなくすことは
不可能であった。
本発明は、上記した051MO5FETにおいて、寄生
NPN l・ランジスタのhFEの高い部分をなくし
、2次ブレークダウンが発生しにくい、耐圧劣化の発生
しない高耐圧型DSA間5PET素子の製造方法を提供
することを目的としている。
NPN l・ランジスタのhFEの高い部分をなくし
、2次ブレークダウンが発生しにくい、耐圧劣化の発生
しない高耐圧型DSA間5PET素子の製造方法を提供
することを目的としている。
(問題点を解決するための手段)
本発明は、上記問題点を解決するために、DSA?l0
SFET素子の製造方法において、P型チャネル層と同
一導電型の拡散層を予めN型第1エピタキシャル層とN
型第2エピタキシャル層の間に形成し、P型チャネル層
の形成と同時に前記拡散層の上方拡散により、この拡散
層と前記P型チャネル層とを当接させて実効ベース層を
深くするようにしたものである。
SFET素子の製造方法において、P型チャネル層と同
一導電型の拡散層を予めN型第1エピタキシャル層とN
型第2エピタキシャル層の間に形成し、P型チャネル層
の形成と同時に前記拡散層の上方拡散により、この拡散
層と前記P型チャネル層とを当接させて実効ベース層を
深くするようにしたものである。
(作用)
本発明によれば、高耐圧OSAMOSFET素子の製造
方法において、N型エビクキシャル層形成工程を第1エ
ピタキシャル形成と第2エピタキシヤル形成の2工程に
分け、第1 ′117カへ−シャル層と第2エピタキシ
ャル層の間に予め拡散層を形成しておき、第2のエピタ
キシャル層上にP型チャネル層を形成すると共に前記拡
散層の上方拡散により、この拡散層と111記P型チャ
ネル層とを当接させて実効ベース層を深くする。従って
、寄生NPN )ランジスタのhrtは従来のものに比
して戚少し、ごの寄生NPN )ランジスタの動作によ
る2次ブレークダウン及び耐圧の劣化を防くことができ
る。
方法において、N型エビクキシャル層形成工程を第1エ
ピタキシャル形成と第2エピタキシヤル形成の2工程に
分け、第1 ′117カへ−シャル層と第2エピタキシ
ャル層の間に予め拡散層を形成しておき、第2のエピタ
キシャル層上にP型チャネル層を形成すると共に前記拡
散層の上方拡散により、この拡散層と111記P型チャ
ネル層とを当接させて実効ベース層を深くする。従って
、寄生NPN )ランジスタのhrtは従来のものに比
して戚少し、ごの寄生NPN )ランジスタの動作によ
る2次ブレークダウン及び耐圧の劣化を防くことができ
る。
(実施例)
以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第1図は本発明の一実施例を示す高耐圧DSA?l05
FIET素子の製造工程断面図である。以下、この図に
基づいて本発明に係る高耐圧DSAMOSFET素子の
製造方法について説明する。
FIET素子の製造工程断面図である。以下、この図に
基づいて本発明に係る高耐圧DSAMOSFET素子の
製造方法について説明する。
(1)まず、第1図(a)に示されるように、比抵抗0
.1〜0.01Ω・ωのN型シリコン基板11に比抵抗
5〜lOΩ・Cm0N型エピタキシヤル層12を15〜
20μm形成する。
.1〜0.01Ω・ωのN型シリコン基板11に比抵抗
5〜lOΩ・Cm0N型エピタキシヤル層12を15〜
20μm形成する。
(2)次に、第1図(b)に示されるように、イオン打
ち込みによりボロンをドーズ星としてlXl014cm
−2程度打ら込み、1000℃で60分〜120分の
アニールを行うことにより、Xj (接合深さ)1μ
m、R,(シート抵抗)IKΩ/口程度のP型層13を
形成する。
ち込みによりボロンをドーズ星としてlXl014cm
−2程度打ら込み、1000℃で60分〜120分の
アニールを行うことにより、Xj (接合深さ)1μ
m、R,(シート抵抗)IKΩ/口程度のP型層13を
形成する。
(3)次いで、第1図(c)に示されるように、比抵抗
5〜lOΩ・CIIIのN型第2エピタキシャル層14
を5〜10μm形成する。次いで、酸化を行い1000
〜1500人の酸化膜15を形成する。この酸化膜がゲ
ート酸化膜となる。
5〜lOΩ・CIIIのN型第2エピタキシャル層14
を5〜10μm形成する。次いで、酸化を行い1000
〜1500人の酸化膜15を形成する。この酸化膜がゲ
ート酸化膜となる。
(4)次に、第1図(d)に示されるように、CVDに
より多結晶シリコン16を4000〜5000人形成し
、ホトリソグラフィ一工程により、ソース及びチャネル
形成部分の多結晶シリコン及びゲート酸化膜を除去し、
ソース及びチャネル形成パターン17を形成する。
より多結晶シリコン16を4000〜5000人形成し
、ホトリソグラフィ一工程により、ソース及びチャネル
形成部分の多結晶シリコン及びゲート酸化膜を除去し、
ソース及びチャネル形成パターン17を形成する。
(5)次に、第1図(e)に示されるように、イオン打
ち込みにより、ボロンをドーズ@1〜5×101J(J
ll −2打ち込み、1200℃で1〜2時間熱処理を
行うことにより、×1は3〜4μm、ソートIl’E抗
1〜2にΩ/口のチャネル層18を形成する。この工程
において、上記第1図(b)に示される工程で形成した
P型層13が上方拡散し、チャネル層18とつながり、
全体として、15〜20μmの潔さのチャネル層となる
。
ち込みにより、ボロンをドーズ@1〜5×101J(J
ll −2打ち込み、1200℃で1〜2時間熱処理を
行うことにより、×1は3〜4μm、ソートIl’E抗
1〜2にΩ/口のチャネル層18を形成する。この工程
において、上記第1図(b)に示される工程で形成した
P型層13が上方拡散し、チャネル層18とつながり、
全体として、15〜20μmの潔さのチャネル層となる
。
(6)次に、第1図U>に示されるように、ホ]・レジ
ストをマスクとして、砒素をドーズ呈lX1oll′c
m −”イオン打ち込み、ホトレジストを除去した後、
1000℃で60分程度アニールを行い、Xjは0.4
〜0.8μm、シー]・抵抗15〜30Ω/口のN゛ソ
ース拡散1?1j19を形成する。なお、このソース拡
散層19は上部からみるとリング状に形成される。なお
、ここで、実効ベース層を深くするにはP型層13の幅
寸法11は、第3図に示されるように、ソース拡11シ
層19の幅寸法7!2と同一か、或いはより太き(なる
ように形成することが必要である。
ストをマスクとして、砒素をドーズ呈lX1oll′c
m −”イオン打ち込み、ホトレジストを除去した後、
1000℃で60分程度アニールを行い、Xjは0.4
〜0.8μm、シー]・抵抗15〜30Ω/口のN゛ソ
ース拡散1?1j19を形成する。なお、このソース拡
散層19は上部からみるとリング状に形成される。なお
、ここで、実効ベース層を深くするにはP型層13の幅
寸法11は、第3図に示されるように、ソース拡11シ
層19の幅寸法7!2と同一か、或いはより太き(なる
ように形成することが必要である。
(7)次に、第1図(g)に示されるように、ホトレジ
ストをマスクとしてボロンをドーズ星lX1o15C,
m −”イオン打ち込み、ホトレジス1−を除去した後
、1000℃で60分程度アニールを行い、X、は0.
6〜lpm、シー1− It(抗150〜300Ω/口
のP゛拡IB!層20を形成する。
ストをマスクとしてボロンをドーズ星lX1o15C,
m −”イオン打ち込み、ホトレジス1−を除去した後
、1000℃で60分程度アニールを行い、X、は0.
6〜lpm、シー1− It(抗150〜300Ω/口
のP゛拡IB!層20を形成する。
なお、本発明は十記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
(発明の効果)
以上、詳細に説明したように、本発明によれば、半導体
基板に第1導電性を有する第1エピタキシャル層を形成
する工程と、該第1エピタキシャル層上に第2導電性を
有する第1拡散層を形成する工程と、次いで第1導電性
を有する第2エピタキシャル層を形成する工程と、次い
で該第2エピタキシャル層上に第2導電性を有するチャ
ネル層を形成すると共に前記第1拡散層を該チャネル層
まで上方拡散させた埋め込み層を形成する工程と、前記
チャネル層に第14電性を有する第2拡散層を形成する
工程とを施すようにしたので、従来例と同様のチャネル
の形成を行っても、チャネル層の深さを5倍程度深くす
ることができる。このことにより、寄生NIINトラン
ジスタのhFEは従来例で100〜150であったもの
が15〜20程度に減少し、この寄生Nr’N l−ラ
ンジスタの動作による2次ブレ−クダウン及び耐圧の劣
化を防ぐことができる。
基板に第1導電性を有する第1エピタキシャル層を形成
する工程と、該第1エピタキシャル層上に第2導電性を
有する第1拡散層を形成する工程と、次いで第1導電性
を有する第2エピタキシャル層を形成する工程と、次い
で該第2エピタキシャル層上に第2導電性を有するチャ
ネル層を形成すると共に前記第1拡散層を該チャネル層
まで上方拡散させた埋め込み層を形成する工程と、前記
チャネル層に第14電性を有する第2拡散層を形成する
工程とを施すようにしたので、従来例と同様のチャネル
の形成を行っても、チャネル層の深さを5倍程度深くす
ることができる。このことにより、寄生NIINトラン
ジスタのhFEは従来例で100〜150であったもの
が15〜20程度に減少し、この寄生Nr’N l−ラ
ンジスタの動作による2次ブレ−クダウン及び耐圧の劣
化を防ぐことができる。
第1図は本発明の一実施例を示す高耐圧DSA間5FE
T素子の製造工程断面図、第2図は従来の高耐圧O3A
?l05FET素子の製造工程断面図、第3図は本発明
の一実施例を示す要部拡大図である。 11・・・N型シリコン基板、12・・・N型(第1)
エピタキシャルIG、13・・・P型(第1)拡散層、
14・・・N型第2エピタキシャル層、15・・・酸化
膜、16・・・多結晶シリコン、18・・・チャネル層
、19・・・ソース拡散層、20・・・P型(第2)拡
散層。
T素子の製造工程断面図、第2図は従来の高耐圧O3A
?l05FET素子の製造工程断面図、第3図は本発明
の一実施例を示す要部拡大図である。 11・・・N型シリコン基板、12・・・N型(第1)
エピタキシャルIG、13・・・P型(第1)拡散層、
14・・・N型第2エピタキシャル層、15・・・酸化
膜、16・・・多結晶シリコン、18・・・チャネル層
、19・・・ソース拡散層、20・・・P型(第2)拡
散層。
Claims (2)
- (1)、 (a)半導体基板に第1導電性を有する第1エピタキシ
ャル層を形成する工程と、 (b)該第1エピタキシャル層上に第2導電性を有する
第1拡散層を形成する工程と、 (c)第1導電性を有する第2エピタキシャル層を形成
する工程と、 (d)該第2エピタキシャル層上に第2導電性を有する
チャネル層を形成すると共に前記第1拡散層を該チャネ
ル層まで上方拡散させた埋め込み層を形成する工程と、 (e)前記チャネル層に第1導電性を有する第2拡散層
を形成する工程とを有することを特徴とする高耐圧DS
AMOSFET素子の製造方法。 - (2)前記埋め込み層の幅寸法を前記第2拡散層の幅寸
法以上に形成することを特徴とする特許請求の範囲第1
項記載の高耐圧DSAMOSFET素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61041389A JPS62200766A (ja) | 1986-02-28 | 1986-02-28 | 高耐圧dsamosfet素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61041389A JPS62200766A (ja) | 1986-02-28 | 1986-02-28 | 高耐圧dsamosfet素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62200766A true JPS62200766A (ja) | 1987-09-04 |
Family
ID=12607021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61041389A Pending JPS62200766A (ja) | 1986-02-28 | 1986-02-28 | 高耐圧dsamosfet素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62200766A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01300569A (ja) * | 1988-05-27 | 1989-12-05 | Mitsubishi Electric Corp | 半導体装置 |
JPH0282628A (ja) * | 1988-09-20 | 1990-03-23 | Sanyo Electric Co Ltd | 縦型mosfetの製造方法 |
EP1009036A1 (en) * | 1998-12-09 | 2000-06-14 | STMicroelectronics S.r.l. | High-voltage MOS-gated power device, and related manufacturing process |
-
1986
- 1986-02-28 JP JP61041389A patent/JPS62200766A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01300569A (ja) * | 1988-05-27 | 1989-12-05 | Mitsubishi Electric Corp | 半導体装置 |
JPH0282628A (ja) * | 1988-09-20 | 1990-03-23 | Sanyo Electric Co Ltd | 縦型mosfetの製造方法 |
EP1009036A1 (en) * | 1998-12-09 | 2000-06-14 | STMicroelectronics S.r.l. | High-voltage MOS-gated power device, and related manufacturing process |
JP2000183348A (ja) * | 1998-12-09 | 2000-06-30 | Stmicroelectronics Srl | Mosゲ―ト電力装置 |
US6586798B1 (en) | 1998-12-09 | 2003-07-01 | Stmicroelectronics S.R.L. | High voltage MOS-gated power device |
US7084034B2 (en) | 1998-12-09 | 2006-08-01 | Stmicroelectronics S.R.L. | High voltage MOS-gated power device and related manufacturing process |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6228577B2 (ja) | ||
JPH0252422B2 (ja) | ||
JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
JPS63200568A (ja) | Cmos技術を用いたバイポーラ・トランジスタとその製造方法 | |
WO2006082618A1 (ja) | 半導体装置およびその製造方法 | |
JPS62200766A (ja) | 高耐圧dsamosfet素子の製造方法 | |
JP3470155B2 (ja) | 改良形バイポーラトランジスタ | |
JP3443069B2 (ja) | 半導体装置の製造方法 | |
JPH08227897A (ja) | 半導体装置およびその製法 | |
US8581365B2 (en) | Bipolar junction transistor with layout controlled base and associated methods of manufacturing | |
JP2615667B2 (ja) | Mos電界効果トランジスタの製造方法 | |
CN114220854A (zh) | 一种逆导型绝缘栅双极型晶体管及其制作方法 | |
JPH02122669A (ja) | 半導体装置の製造方法 | |
JPS60123062A (ja) | 半導体集積回路の製造方法 | |
JPH0387059A (ja) | 半導体集積回路及びその製造方法 | |
JPH0271526A (ja) | 半導体集積回路およびその製造方法 | |
JPS63245957A (ja) | ラテラルpnpトランジスタとその製造方法 | |
JPH04176129A (ja) | 半導体集積回路装置の製造方法 | |
JPS5940573A (ja) | 半導体集積回路装置の製造方法 | |
JPH05166820A (ja) | 半導体装置およびその製造方法 | |
JPH08107114A (ja) | 半導体装置およびその製造方法 | |
JPH0992742A (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH0834214B2 (ja) | 半導体装置の製造方法 | |
JPH04255231A (ja) | バイポーラトランジスタの製造方法 | |
JPH03278568A (ja) | 半導体装置の製造方法 |