JPH04255231A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH04255231A JPH04255231A JP3196922A JP19692291A JPH04255231A JP H04255231 A JPH04255231 A JP H04255231A JP 3196922 A JP3196922 A JP 3196922A JP 19692291 A JP19692291 A JP 19692291A JP H04255231 A JPH04255231 A JP H04255231A
- Authority
- JP
- Japan
- Prior art keywords
- region
- oxide
- mask
- base region
- dopant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims description 17
- 238000002347 injection Methods 0.000 title description 2
- 239000007924 injection Substances 0.000 title description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052796 boron Inorganic materials 0.000 claims abstract description 33
- 239000002019 doping agent Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 35
- 239000007943 implant Substances 0.000 claims description 30
- 239000002800 charge carrier Substances 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 238000000926 separation method Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 34
- 238000004519 manufacturing process Methods 0.000 description 23
- 150000004767 nitrides Chemical class 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 241000293849 Cordylanthus Species 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/326—Application of electric currents or fields, e.g. for electroforming
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法の技術分野に関するものである。更に詳細には、
一実施形態においては、本発明は、バイポーラ接合トラ
ンジスタ（ＢＪＴ）の性能を改善するために例えばボロ
ン等のようなＰ型ドーパントの選択的注入を提案するも
のである。
造方法の技術分野に関するものである。更に詳細には、
一実施形態においては、本発明は、バイポーラ接合トラ
ンジスタ（ＢＪＴ）の性能を改善するために例えばボロ
ン等のようなＰ型ドーパントの選択的注入を提案するも
のである。
【０００２】
【従来の技術】ＢＪＴ（即ち、バイポーラ接合トランジ
スタ）及びその半導体ウエハ上への製造は公知である。 寸法を減少させてＢＪＴを製造するためには、このよう
なトランジスタを壁型エミッタと共に製造することが望
ましいことが多い。「壁型エミッタ」ＢＪＴとは、トラ
ンジスタのエミッタが分離酸化物と交差するＢＪＴのこ
とである。通常、壁型エミッタを有するトランジスタは
、トランジスタ当たり減少させた量のレイアウト面積を
必要とする。比較のために、非壁型エミッタＢＪＴにお
いては、エミッタは分離酸化物から離隔されており、そ
の結果得られる構造は、全てのエッジ上においてほぼ一
様なエミッタ−ベース端部プロファイルを持ったもので
ある。このタイプのトランジスタは、通常、壁型エミッ
タＢＪＴよりも、与えられたリソグラフィ技術に対して
より多くのレイアウト面積を必要とする。
スタ）及びその半導体ウエハ上への製造は公知である。 寸法を減少させてＢＪＴを製造するためには、このよう
なトランジスタを壁型エミッタと共に製造することが望
ましいことが多い。「壁型エミッタ」ＢＪＴとは、トラ
ンジスタのエミッタが分離酸化物と交差するＢＪＴのこ
とである。通常、壁型エミッタを有するトランジスタは
、トランジスタ当たり減少させた量のレイアウト面積を
必要とする。比較のために、非壁型エミッタＢＪＴにお
いては、エミッタは分離酸化物から離隔されており、そ
の結果得られる構造は、全てのエッジ上においてほぼ一
様なエミッタ−ベース端部プロファイルを持ったもので
ある。このタイプのトランジスタは、通常、壁型エミッ
タＢＪＴよりも、与えられたリソグラフィ技術に対して
より多くのレイアウト面積を必要とする。
【０００３】壁型エミッタは、幾つかの欠点を有してお
り、それらの中で、壁型エミッタのエッジにおけるコレ
クタ−エミッタリーク電流（「ＩＣＥＯ 」）がある。 ＩＣＥＯ は、トランジスタのベース端子が与えられた
コレクタ・エミッタ電圧にバイアスされていない場合に
、コレクタとエミッタとの間に流れる電流である。ＩＣ
ＥＯ は、通常、トランジスタがブレークダウン電圧で
動作される場合ではなく、コレクタ・エミッタ電圧が通
常の動作領域内に位置される場合に測定されるものであ
り、且つＩＣＥＯ は理想的には０である。
り、それらの中で、壁型エミッタのエッジにおけるコレ
クタ−エミッタリーク電流（「ＩＣＥＯ 」）がある。 ＩＣＥＯ は、トランジスタのベース端子が与えられた
コレクタ・エミッタ電圧にバイアスされていない場合に
、コレクタとエミッタとの間に流れる電流である。ＩＣ
ＥＯ は、通常、トランジスタがブレークダウン電圧で
動作される場合ではなく、コレクタ・エミッタ電圧が通
常の動作領域内に位置される場合に測定されるものであ
り、且つＩＣＥＯ は理想的には０である。
【０００４】ＩＣＥＯ は、多数の要因により０でない
場合がある。壁型エミッタエッジは、真性ベースボロン
のフィールド酸化物内への分離によってベース幅及び／
又は可動電荷キャリア濃度において減少される場合があ
る。 このベース幅における減少は、ＩＣＥＯ を増加させる
場合がある。フィールド酸化物領域内に存在する酸化物
電荷も壁型エミッタのエッジにおいてＰ型真性ベース領
域の反転を発生させる場合があり、その際にベース幅及
び／又は可動電荷キャリア濃度を減少させる。このこと
も、ＩＣＥＯ を増加させることとなる。
場合がある。壁型エミッタエッジは、真性ベースボロン
のフィールド酸化物内への分離によってベース幅及び／
又は可動電荷キャリア濃度において減少される場合があ
る。 このベース幅における減少は、ＩＣＥＯ を増加させる
場合がある。フィールド酸化物領域内に存在する酸化物
電荷も壁型エミッタのエッジにおいてＰ型真性ベース領
域の反転を発生させる場合があり、その際にベース幅及
び／又は可動電荷キャリア濃度を減少させる。このこと
も、ＩＣＥＯ を増加させることとなる。
【０００５】装置が、注入され拡散されたポリシリコン
エミッタ装置で製造されている場合には、壁型エミッタ
エッジにおいてベース幅も減少される場合がある。この
ような装置においては、分離酸化物窓が真性ベース領域
を画定した窓よりも大きい場合には、該酸化物がエッチ
し且つ該ベースと該エミッタとの間の活性窓を拡大させ
る場合がある。壁型エミッタにおけるＩＣＥＯ リーク
を減少させるか又は制御する既知の方法は、通常、ＢＪ
Ｔの性能を低下させる傾向があった。例えば、ベース幅
を増加させるか、又はベース領域内の可動電荷キャリア
濃度を増加させることの両方とも、ベース領域内の電荷
の遷移時間を増加させることにより且つＢＪＴの寄生容
量を増加させることにより、ＢＪＴの性能を減少させる
。
エミッタ装置で製造されている場合には、壁型エミッタ
エッジにおいてベース幅も減少される場合がある。この
ような装置においては、分離酸化物窓が真性ベース領域
を画定した窓よりも大きい場合には、該酸化物がエッチ
し且つ該ベースと該エミッタとの間の活性窓を拡大させ
る場合がある。壁型エミッタにおけるＩＣＥＯ リーク
を減少させるか又は制御する既知の方法は、通常、ＢＪ
Ｔの性能を低下させる傾向があった。例えば、ベース幅
を増加させるか、又はベース領域内の可動電荷キャリア
濃度を増加させることの両方とも、ベース領域内の電荷
の遷移時間を増加させることにより且つＢＪＴの寄生容
量を増加させることにより、ＢＪＴの性能を減少させる
。
【０００６】分離ゾーンのエッジにおける「バードビー
ク（鳥の口はし）」を浸透し、且つベース幅及び壁型エ
ミッタのエッジにおける電荷を増加させる高エネルギで
低ドーズの二次的ベース注入を使用することも既知であ
る。しかしながら、この方法は、装置のベース接合深さ
及びトランジスタに対する電気的信号遷移時間の両方を
増加させ、一方寄生容量を増加させる。
ク（鳥の口はし）」を浸透し、且つベース幅及び壁型エ
ミッタのエッジにおける電荷を増加させる高エネルギで
低ドーズの二次的ベース注入を使用することも既知であ
る。しかしながら、この方法は、装置のベース接合深さ
及びトランジスタに対する電気的信号遷移時間の両方を
増加させ、一方寄生容量を増加させる。
【０００７】
【発明が解決しようとする課題】従来技術の性能におけ
る犠牲を発生させることなしに、壁型エミッタを持った
ＢＪＴにおいてＩＣＥＯ 電流を制御する新規な方法が
開発されれば著しく有利である。
る犠牲を発生させることなしに、壁型エミッタを持った
ＢＪＴにおいてＩＣＥＯ 電流を制御する新規な方法が
開発されれば著しく有利である。
【０００８】
【課題を解決するための手段】壁型エミッタＢＪＴの性
能を改善する方法及びそれから得られるＢＪＴが提供さ
れる。本発明方法は、分離酸化物及びエミッタ・ベース
領域の交差点においてボロン又は別のＰ型ドーパントを
選択的に組込んでいる。このボロンの選択的な組込みは
幾つかの利点を有している。ボロンは、フィールド酸化
期間中の真性ベースボロン分離を補償し、フィールド酸
化物近くの区域において反転する傾向を低下させている
。該ボロンは、更に、フィールド酸化物内の酸化物電荷
を補償し、それは、チェックされない場合には、Ｐ型ベ
ース領域の反転を発生させるか又はその発生に貢献する
。
能を改善する方法及びそれから得られるＢＪＴが提供さ
れる。本発明方法は、分離酸化物及びエミッタ・ベース
領域の交差点においてボロン又は別のＰ型ドーパントを
選択的に組込んでいる。このボロンの選択的な組込みは
幾つかの利点を有している。ボロンは、フィールド酸化
期間中の真性ベースボロン分離を補償し、フィールド酸
化物近くの区域において反転する傾向を低下させている
。該ボロンは、更に、フィールド酸化物内の酸化物電荷
を補償し、それは、チェックされない場合には、Ｐ型ベ
ース領域の反転を発生させるか又はその発生に貢献する
。
【０００９】真性ベースボロン分離及び酸化物電荷の両
方に対し補償することにより、所望のベース幅をエミッ
タ・分離エッジにおいて維持することが可能であり、且
つＩＣＥＯ を減少させることが可能である。ＩＣＥＯ
が減少するとノイズマージンを増加させ、その際に信
号対雑音比を改善している。
方に対し補償することにより、所望のベース幅をエミッ
タ・分離エッジにおいて維持することが可能であり、且
つＩＣＥＯ を減少させることが可能である。ＩＣＥＯ
が減少するとノイズマージンを増加させ、その際に信
号対雑音比を改善している。
【００１０】本発明技術は、従来技術と比較して幾つか
の利点を有している。ボロンは、装置の寄生容量を僅か
に増加させるだけであり、それは、所望のＢＪＴ性能、
特にＢＪＴのベース遷移時間を保存する。ボロン注入は
、更に、製造プロセスの複雑性を僅かに増加させるが、
例えば、米国特許第３，６４８，１２５号（Ｐｅｌｔｚ
ｅｒ）等のような標準的なアイソプレイナ（ＩＳＯＰＬ
ＡＮＡＲ）又は関連する分離プロセス内に容易に組込む
ことが可能である。
の利点を有している。ボロンは、装置の寄生容量を僅か
に増加させるだけであり、それは、所望のＢＪＴ性能、
特にＢＪＴのベース遷移時間を保存する。ボロン注入は
、更に、製造プロセスの複雑性を僅かに増加させるが、
例えば、米国特許第３，６４８，１２５号（Ｐｅｌｔｚ
ｅｒ）等のような標準的なアイソプレイナ（ＩＳＯＰＬ
ＡＮＡＲ）又は関連する分離プロセス内に容易に組込む
ことが可能である。
【００１１】本発明は、公知の酸化物分離プロセス内に
自己整合型反転注入ステップ及びアニーリングステップ
を組込んでいる。本発明は、エミッタとベースとの間の
「バードビーク」近傍に制御した形でボロンを配置させ
ており、そのことは活性真性ベースのバルクに影響を与
えることなしに、エミッタエッジにおけるＩＣＥＯ リ
ーク電流を減少させることを可能としている。本発明は
、更に、従来の垂直トレンチ（溝）分離プロセス内に組
込むことも可能である。反転注入ステップ及びアニーリ
ングステップは、トレンチ犠牲マスクエッジステップの
後で且つシリコントレンチエッジステップの前に行なう
。このように、酸化物分離プロセスにおけるのと同一の
態様で、トレンチの上部エッジにおいてボロン濃度が増
加されている。このことは、トレンチに対して活性装置
を壁型とさせることを可能としている。
自己整合型反転注入ステップ及びアニーリングステップ
を組込んでいる。本発明は、エミッタとベースとの間の
「バードビーク」近傍に制御した形でボロンを配置させ
ており、そのことは活性真性ベースのバルクに影響を与
えることなしに、エミッタエッジにおけるＩＣＥＯ リ
ーク電流を減少させることを可能としている。本発明は
、更に、従来の垂直トレンチ（溝）分離プロセス内に組
込むことも可能である。反転注入ステップ及びアニーリ
ングステップは、トレンチ犠牲マスクエッジステップの
後で且つシリコントレンチエッジステップの前に行なう
。このように、酸化物分離プロセスにおけるのと同一の
態様で、トレンチの上部エッジにおいてボロン濃度が増
加されている。このことは、トレンチに対して活性装置
を壁型とさせることを可能としている。
【００１２】
【実施例】Ｉ．概説
図１ａ及び１ｂはバイポーラトランジスタ２を示してお
り、それは、図１に示した実施例においては、ＮＰＮト
ランジスタである。図１ｂに示した断面は、図１ａに示
したエミッタ３５を介してとったものである。本装置は
、基板１０上に製造されている。図１に示した実施例に
おいては、基板はＰ−基板であって、約１×１０１３乃
至１×１０１６／ｃｍ３ の間のドーパント濃度であっ
て、好適には２×１０１４乃至３×１０１５／ｃｍ３
の間の範囲内のドーパント濃度を有している。この基板
の上に、減圧ドープＮ型エピタキシャルシリコン層を成
長させ、且つデバイス（装置）はこのエピタキシャル層
内に製造されている。
り、それは、図１に示した実施例においては、ＮＰＮト
ランジスタである。図１ｂに示した断面は、図１ａに示
したエミッタ３５を介してとったものである。本装置は
、基板１０上に製造されている。図１に示した実施例に
おいては、基板はＰ−基板であって、約１×１０１３乃
至１×１０１６／ｃｍ３ の間のドーパント濃度であっ
て、好適には２×１０１４乃至３×１０１５／ｃｍ３
の間の範囲内のドーパント濃度を有している。この基板
の上に、減圧ドープＮ型エピタキシャルシリコン層を成
長させ、且つデバイス（装置）はこのエピタキシャル層
内に製造されている。
【００１３】ＮＰＮトランジスタ２は高度にドープされ
た埋込み層１２及びコレクタシンク１３が設けられてお
り、それらは、一体となって、コレクタコンタクト３６
とコレクタ２１との間に低抵抗接続領域を与えている。 好適実施例においては、埋込み層１２及びシンク１３は
約１×１０１７乃至１×１０２０／ｃｍ３ の間のピー
クドーパント濃度であって、好適には約５×１０１８乃
至１×１０２０／ｃｍ３ の範囲内のピークドーパント
濃度にドープされている。
た埋込み層１２及びコレクタシンク１３が設けられてお
り、それらは、一体となって、コレクタコンタクト３６
とコレクタ２１との間に低抵抗接続領域を与えている。 好適実施例においては、埋込み層１２及びシンク１３は
約１×１０１７乃至１×１０２０／ｃｍ３ の間のピー
クドーパント濃度であって、好適には約５×１０１８乃
至１×１０２０／ｃｍ３ の範囲内のピークドーパント
濃度にドープされている。
【００１４】Ｐ＋チャンネルストップ１９がＮＰＮトラ
ンジスタと隣接するデバイス（装置）との間に設けられ
ており、埋込み層１２を隣接するデバイスと接続させる
ような軽度にドープした基板の表面反転を防止している
。トランジスタ２とその他のトランジスタとの間、及び
シンク１２とベース１５との間には、酸化物分離領域３
１が設けられており、それは、典型的には、デバイス分
離用のＳｉＯ２ である。ボロン注入２３が酸化物分離
領域３１とベース領域１５との交差部に配置されている
。ボロン注入２３は、外因的ベース領域３３のドーパン
ト濃度を実質的に変化させるようなものではない。しか
しながら、フィールド酸化物領域に隣接した真性ベース
領域のエッジ（端部）において、該ボロン注入は、フィ
ールド酸化物内へのボロンの外拡散に対し実質的に補償
する。ある実施例においては、該注入は、図１ｂに示し
た如く、フィールド酸化物に直接隣接する領域において
ベース幅を多少増加させて、外拡散するボロンに対し完
全な補償を確保している。
ンジスタと隣接するデバイス（装置）との間に設けられ
ており、埋込み層１２を隣接するデバイスと接続させる
ような軽度にドープした基板の表面反転を防止している
。トランジスタ２とその他のトランジスタとの間、及び
シンク１２とベース１５との間には、酸化物分離領域３
１が設けられており、それは、典型的には、デバイス分
離用のＳｉＯ２ である。ボロン注入２３が酸化物分離
領域３１とベース領域１５との交差部に配置されている
。ボロン注入２３は、外因的ベース領域３３のドーパン
ト濃度を実質的に変化させるようなものではない。しか
しながら、フィールド酸化物領域に隣接した真性ベース
領域のエッジ（端部）において、該ボロン注入は、フィ
ールド酸化物内へのボロンの外拡散に対し実質的に補償
する。ある実施例においては、該注入は、図１ｂに示し
た如く、フィールド酸化物に直接隣接する領域において
ベース幅を多少増加させて、外拡散するボロンに対し完
全な補償を確保している。
【００１５】本装置の表面に沿って且つ付着した多結晶
シリコン（ポリシリコン）の単一層から形成された抵抗
３９、ベースコンタクト３７、エミッタコンタクト３５
、コレクタコンタクト３６が設けられている。エミッタ
領域３８は、エミッタコンタクト３５から単結晶エピタ
キシャル層内に拡散して形成されている。側壁酸化物４
９は、バイポーラエミッタコンタクト３５の側壁上に設
けられている。理解すべきことであるが、本明細書にお
いては、領域３５はエミッタコンタクトとして言及し且
つ領域３８はエミッタとして言及するが、当業者によっ
ては、領域３５と３８との組合わせをもって集約的に「
エミッタ」と呼ぶ場合もある。このような呼び方の違い
により意味が異なることを意図するものではない。
シリコン（ポリシリコン）の単一層から形成された抵抗
３９、ベースコンタクト３７、エミッタコンタクト３５
、コレクタコンタクト３６が設けられている。エミッタ
領域３８は、エミッタコンタクト３５から単結晶エピタ
キシャル層内に拡散して形成されている。側壁酸化物４
９は、バイポーラエミッタコンタクト３５の側壁上に設
けられている。理解すべきことであるが、本明細書にお
いては、領域３５はエミッタコンタクトとして言及し且
つ領域３８はエミッタとして言及するが、当業者によっ
ては、領域３５と３８との組合わせをもって集約的に「
エミッタ」と呼ぶ場合もある。このような呼び方の違い
により意味が異なることを意図するものではない。
【００１６】耐火性金属シリサイドコンタクト５１が、
Ｐ＋バイポーラトランジスタベースコンタクト３７の上
に形成されている。別のシリサイドコンタクト５３が、
側壁スペーサ酸化物領域３９の間でエミッタコンタクト
３５の上部部分に沿って設けられている。同様に、シリ
サイドコンタクト５１がコレクタコンタクト３６に対し
て設けられている。
Ｐ＋バイポーラトランジスタベースコンタクト３７の上
に形成されている。別のシリサイドコンタクト５３が、
側壁スペーサ酸化物領域３９の間でエミッタコンタクト
３５の上部部分に沿って設けられている。同様に、シリ
サイドコンタクト５１がコレクタコンタクト３６に対し
て設けられている。
【００１７】本構成は、更に、相互接続の目的のために
使用されるメタル層５７からデバイスを絶縁するための
厚い（０．８乃至１．３ミクロンで、好適には約１．３
ミクロン）の酸化物層５３を有している。オプションと
して、第一メタル層と種々のシリサイド領域との間の酸
化物層５９内の開口をタングステンプラグで充填させる
ことが可能である。付加的なメタル／酸化物相互接続層
６１，６３を設けることが可能であり、且つその上にパ
ッシベーション層６９を設けることが可能である。 ＩＩ．ＢｉＣＭＯＳデバイスの製造シーケンス図２ａ乃
至２ｏは、本発明を理解する上で特に重要な図１に示し
たバイポーラ装置の製造における各ステップを示してい
る。図２ａはその製造過程における第一段階でのデバイ
ス（装置）の断面を示している。この段階に到達するた
めには、Ｐ−半導体基板を前処理し（酸素を除去するた
めに加熱する）、且つ初期的な酸化物層も形成する。次
いで、Ｎ＋埋込み層の注入に対し本装置をマスクする。 次いで、該酸化物層をマスクしていない区域からエッチ
ング除去し、その後に、エッチングした区域において薄
い注入保護酸化物層を成長させる。次いで、Ｎ＋埋込み
層注入を行なう。領域１２を形成するために使用される
注入エネルギは、好適には、約５０乃至２００ＫｅＶの
範囲内であり、好適な範囲は約６０乃至８０ＫｅＶであ
って、領域１２のピークドーパント濃度は、究極的には
、約５×１０１７乃至２×１０２０の間であって、好適
には約１×１０１４乃至１×１０２０／ｃｍ３ の範囲
内である。
使用されるメタル層５７からデバイスを絶縁するための
厚い（０．８乃至１．３ミクロンで、好適には約１．３
ミクロン）の酸化物層５３を有している。オプションと
して、第一メタル層と種々のシリサイド領域との間の酸
化物層５９内の開口をタングステンプラグで充填させる
ことが可能である。付加的なメタル／酸化物相互接続層
６１，６３を設けることが可能であり、且つその上にパ
ッシベーション層６９を設けることが可能である。 ＩＩ．ＢｉＣＭＯＳデバイスの製造シーケンス図２ａ乃
至２ｏは、本発明を理解する上で特に重要な図１に示し
たバイポーラ装置の製造における各ステップを示してい
る。図２ａはその製造過程における第一段階でのデバイ
ス（装置）の断面を示している。この段階に到達するた
めには、Ｐ−半導体基板を前処理し（酸素を除去するた
めに加熱する）、且つ初期的な酸化物層も形成する。次
いで、Ｎ＋埋込み層の注入に対し本装置をマスクする。 次いで、該酸化物層をマスクしていない区域からエッチ
ング除去し、その後に、エッチングした区域において薄
い注入保護酸化物層を成長させる。次いで、Ｎ＋埋込み
層注入を行なう。領域１２を形成するために使用される
注入エネルギは、好適には、約５０乃至２００ＫｅＶの
範囲内であり、好適な範囲は約６０乃至８０ＫｅＶであ
って、領域１２のピークドーパント濃度は、究極的には
、約５×１０１７乃至２×１０２０の間であって、好適
には約１×１０１４乃至１×１０２０／ｃｍ３ の範囲
内である。
【００１８】該マスクを除去し、且つ次いで該埋込み層
をアニールし且つ更に酸化させる。このステップを図２
ｂに示してある。該酸化物層を剥離し、且つ薄いフィー
ルド注入保護酸化物１１を成長させる。次いで、本装置
を、Ｐ＋チャンネルストップ注入に対してマスクし、且
つＰ＋チャンネルストップを注入させる。チャンネルス
トップ領域１９を形成する場合に使用される注入エネル
ギは、好適には、約５０乃至２００ＫｅＶの間であり、
好適な範囲は、１４０乃至２００ＫｅＶであって、Ｐ＋
チャンネルストップのピークドーパント濃度は究極的に
は約１×１０１７乃至１×１０１８／ｃｍ３ の間であ
る。Ｐ＋領域は、好適には、ボロンでドープする。該レ
ジストを除去し、且つ本装置をアニールさせる。
をアニールし且つ更に酸化させる。このステップを図２
ｂに示してある。該酸化物層を剥離し、且つ薄いフィー
ルド注入保護酸化物１１を成長させる。次いで、本装置
を、Ｐ＋チャンネルストップ注入に対してマスクし、且
つＰ＋チャンネルストップを注入させる。チャンネルス
トップ領域１９を形成する場合に使用される注入エネル
ギは、好適には、約５０乃至２００ＫｅＶの間であり、
好適な範囲は、１４０乃至２００ＫｅＶであって、Ｐ＋
チャンネルストップのピークドーパント濃度は究極的に
は約１×１０１７乃至１×１０１８／ｃｍ３ の間であ
る。Ｐ＋領域は、好適には、ボロンでドープする。該レ
ジストを除去し、且つ本装置をアニールさせる。
【００１９】図２ｃに示した如く、次いで、チャンネル
ストップ及び酸化物を除去し、且つ例えば約１．１ミク
ロンの厚さをもったドープしたＮ型エピタキシャルシリ
コン層２１を、基板の表面に亘って成長させ、且つその
上に薄い酸化物層２５を形成する。熱窒化物２７と酸化
物２９のサンドイッチさせた層を付着形成した後に、フ
ォトレジストマスクを表面上に形成してフィールド酸化
物領域を画定する。次いで、付着形成した酸化物層と窒
化物層とをマスクしていない区域からエッチング除去す
る。窒化物層が剥離された区域においてエピタキシャル
シリコン層上に薄い酸化物層が残存する。
ストップ及び酸化物を除去し、且つ例えば約１．１ミク
ロンの厚さをもったドープしたＮ型エピタキシャルシリ
コン層２１を、基板の表面に亘って成長させ、且つその
上に薄い酸化物層２５を形成する。熱窒化物２７と酸化
物２９のサンドイッチさせた層を付着形成した後に、フ
ォトレジストマスクを表面上に形成してフィールド酸化
物領域を画定する。次いで、付着形成した酸化物層と窒
化物層とをマスクしていない区域からエッチング除去す
る。窒化物層が剥離された区域においてエピタキシャル
シリコン層上に薄い酸化物層が残存する。
【００２０】図２ｃ及び２ｄに示した窒化物エッチに続
く３つの処理ステップは、ボロン注入を有しており、そ
れは、更なる処理ステップの後に、分離酸化物とベース
領域との交差部により一層高度にドープした領域を形成
する。該ボロンは、約１０１０乃至１０１３のドーズで
の約４０乃至６０ＫｅＶの間の注入エネルギで、好適に
は、約１０１１乃至１０１２のドーズで且つ約５０Ｋｅ
Ｖの注入エネルギを使用して、窒化物層がエッチング除
去された区域内に最初に注入される。次いで、残存する
窒化物層上のマスクをエッチング除去する。最後に、該
ボロン注入をアニールする。図示した如く、該ボロンの
横方向拡散は、Ｐ＋領域がマスクされている窒化物領域
下側に延在するように行なわれる。好適には、この注入
拡散からのＰＮ接合は上側に存在するマスクのエッジか
ら数ミクロンであるようにこのアニールが行なわれる。
く３つの処理ステップは、ボロン注入を有しており、そ
れは、更なる処理ステップの後に、分離酸化物とベース
領域との交差部により一層高度にドープした領域を形成
する。該ボロンは、約１０１０乃至１０１３のドーズで
の約４０乃至６０ＫｅＶの間の注入エネルギで、好適に
は、約１０１１乃至１０１２のドーズで且つ約５０Ｋｅ
Ｖの注入エネルギを使用して、窒化物層がエッチング除
去された区域内に最初に注入される。次いで、残存する
窒化物層上のマスクをエッチング除去する。最後に、該
ボロン注入をアニールする。図示した如く、該ボロンの
横方向拡散は、Ｐ＋領域がマスクされている窒化物領域
下側に延在するように行なわれる。好適には、この注入
拡散からのＰＮ接合は上側に存在するマスクのエッジか
ら数ミクロンであるようにこのアニールが行なわれる。
【００２１】ボロン注入のアニーリングに続いて、酸化
物及びシリコンの両方のエッチングが行なわれ、その結
果得られるウエハの断面を図２ｄに示してある。ボロン
を注入したシリコンの殆どが除去され、ボロン注入は、
今や、単に小さな区域２３を占有するにすぎない。これ
らの区域は、窒化物マスク下側に拡散する注入の一部、
及び非垂直エッチングから得られる注入の残存部分を有
している。
物及びシリコンの両方のエッチングが行なわれ、その結
果得られるウエハの断面を図２ｄに示してある。ボロン
を注入したシリコンの殆どが除去され、ボロン注入は、
今や、単に小さな区域２３を占有するにすぎない。これ
らの区域は、窒化物マスク下側に拡散する注入の一部、
及び非垂直エッチングから得られる注入の残存部分を有
している。
【００２２】次いで、図２ｅに示した如く、フィールド
酸化物領域を成長させる。この酸化ステップは、高圧（
約１０気圧）で蒸気中において行なわれる。このフィー
ルド酸化物領域は、残存する窒化物層２７下側から押上
げ、窒化物とＮ−区域との間の酸化物層内に新たに成長
された酸化物層の延長部を有する「バードビーク」を形
成する。Ｐ型ボロン注入区域２３は、このバードビーク
領域の直下のＮ−物質内に残存する。
酸化物領域を成長させる。この酸化ステップは、高圧（
約１０気圧）で蒸気中において行なわれる。このフィー
ルド酸化物領域は、残存する窒化物層２７下側から押上
げ、窒化物とＮ−区域との間の酸化物層内に新たに成長
された酸化物層の延長部を有する「バードビーク」を形
成する。Ｐ型ボロン注入区域２３は、このバードビーク
領域の直下のＮ−物質内に残存する。
【００２３】このフィールド酸化を形成した後に、窒化
物剥離ステップを行なう。この窒化物剥離ステップに続
いて平坦化酸化ステップが行なわれ、ウエハの表面を実
質的に平坦化させる。その結果得られる構成を図２ｆに
示してある。レジストエッチバック及び別の薄い酸化に
よるバードビークの平坦化の後に、マスクを形成してシ
ンク領域１２のみを露出させる。図２ｇに示した如く、
次いで、約１００乃至１９０ＫｅＶの注入エネルギで約
１×１０１４乃至１×１０１６の間の濃度でドーパント
としてピンを使用してシンク注入を行なう。シンク領域
１２内においてその結果得られるドーパント濃度は約１
×１０１８乃至１×１０２０／ｃｍ３ の間である。こ
の注入をアニールした後に、マスクせずにベース注入を
行なってベース領域１５を形成する。
物剥離ステップを行なう。この窒化物剥離ステップに続
いて平坦化酸化ステップが行なわれ、ウエハの表面を実
質的に平坦化させる。その結果得られる構成を図２ｆに
示してある。レジストエッチバック及び別の薄い酸化に
よるバードビークの平坦化の後に、マスクを形成してシ
ンク領域１２のみを露出させる。図２ｇに示した如く、
次いで、約１００乃至１９０ＫｅＶの注入エネルギで約
１×１０１４乃至１×１０１６の間の濃度でドーパント
としてピンを使用してシンク注入を行なう。シンク領域
１２内においてその結果得られるドーパント濃度は約１
×１０１８乃至１×１０２０／ｃｍ３ の間である。こ
の注入をアニールした後に、マスクせずにベース注入を
行なってベース領域１５を形成する。
【００２４】次いで、ポリシリコン層を付着形成し、且
つ図２ｈに示した如く、種々のコンタクトを形成するた
めのドーパントで選択的に注入する。窒化物層を付着形
成し、且つ図２ｉに示した如く、本装置を約８００乃至
９００℃でアニールする。次いで、図２ｊに示した如く
、レジストマスクを形成し、且つ該ポリシリコンをエッ
チングし、次いで外因的ベース注入を行なう。この外因
的ベース注入に露呈される領域２３の部分において、領
域２３は、全体的なドーパント濃度に小さな影響を有し
ているにすぎない。
つ図２ｈに示した如く、種々のコンタクトを形成するた
めのドーパントで選択的に注入する。窒化物層を付着形
成し、且つ図２ｉに示した如く、本装置を約８００乃至
９００℃でアニールする。次いで、図２ｊに示した如く
、レジストマスクを形成し、且つ該ポリシリコンをエッ
チングし、次いで外因的ベース注入を行なう。この外因
的ベース注入に露呈される領域２３の部分において、領
域２３は、全体的なドーパント濃度に小さな影響を有し
ているにすぎない。
【００２５】図２ｋに示した如く、シリサイド排除マス
クを形成し、次いで窒化物エッチングを行なう。図２ｌ
に示した如く、次いで、本装置をアニールし且つ酸化さ
せ、次いで該窒化物及び薄い酸化物層を、図２ｌに示し
た如く、剥離させる。アニール期間中、ドーパントが、
上側に存在するコンタクトから拡散してエミッタ領域１
５及び外因的ベース領域の残りの部分を形成する。次い
で、窒化物剥離及び薄い酸化物剥離を行なって、図２ｍ
に示した如き構成とさせる。次いで、図２ｎに示した如
く、本装置の全表面に亘ってチタンを付着形成し、且つ
加熱させて、その下側に存在するシリコンと反応させて
、図２ｍに示した如く、シリサイド領域５１を形成する
。次いで、反応しなかったメタルを除去し、且つ次いで
、本装置を、再度、加熱して、図２ｏに示した如く、シ
リコンと更に反応させる。
クを形成し、次いで窒化物エッチングを行なう。図２ｌ
に示した如く、次いで、本装置をアニールし且つ酸化さ
せ、次いで該窒化物及び薄い酸化物層を、図２ｌに示し
た如く、剥離させる。アニール期間中、ドーパントが、
上側に存在するコンタクトから拡散してエミッタ領域１
５及び外因的ベース領域の残りの部分を形成する。次い
で、窒化物剥離及び薄い酸化物剥離を行なって、図２ｍ
に示した如き構成とさせる。次いで、図２ｎに示した如
く、本装置の全表面に亘ってチタンを付着形成し、且つ
加熱させて、その下側に存在するシリコンと反応させて
、図２ｍに示した如く、シリサイド領域５１を形成する
。次いで、反応しなかったメタルを除去し、且つ次いで
、本装置を、再度、加熱して、図２ｏに示した如く、シ
リコンと更に反応させる。
【００２６】ＢＪＴを形成するのに必要な残りの処理ス
テップは「高性能半導体装置（Ｈｉｇｈ Ｐｅｒｆｏ
ｒｍａｍｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅ
ｖｉｃｅｓ）」という名称の米国特許出願第５０３，４
９８号に記載されている。これらの処理ステップを行な
うと、図１ａ及び１ｂに示した装置が得られる。
テップは「高性能半導体装置（Ｈｉｇｈ Ｐｅｒｆｏ
ｒｍａｍｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅ
ｖｉｃｅｓ）」という名称の米国特許出願第５０３，４
９８号に記載されている。これらの処理ステップを行な
うと、図１ａ及び１ｂに示した装置が得られる。
【００２７】以上、本発明の、具体的実施の態様につい
て詳細に説明したが、本発明は、これら具体例にのみ限
定されるべきものではなく、本発明の技術的範囲を逸脱
することなしに種々の変形が可能であることは勿論であ
る。
て詳細に説明したが、本発明は、これら具体例にのみ限
定されるべきものではなく、本発明の技術的範囲を逸脱
することなしに種々の変形が可能であることは勿論であ
る。
【図１ａ】 本発明の一実施例に基づいて構成された
ＢｉＣＭＯＳ構成を示した概略断面図。
ＢｉＣＭＯＳ構成を示した概略断面図。
【図１ｂ】 図１ａに示したエミッタ３５を介してと
った拡大概略断面図。
った拡大概略断面図。
【図２ａ】 本発明の一実施例に基づいてＢｉＣＭＯ
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
【図２ｂ】 本発明の一実施例に基づいてＢｉＣＭＯ
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
【図２ｃ】 本発明の一実施例に基づいてＢｉＣＭＯ
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
【図２ｄ】 本発明の一実施例に基づいてＢｉＣＭＯ
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
【図２ｅ】 本発明の一実施例に基づいてＢｉＣＭＯ
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
【図２ｆ】 本発明の一実施例に基づいてＢｉＣＭＯ
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
【図２ｇ】 本発明の一実施例に基づいてＢｉＣＭＯ
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
【図２ｈ】 本発明の一実施例に基づいてＢｉＣＭＯ
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
【図２ｉ】 本発明の一実施例に基づいてＢｉＣＭＯ
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
【図２ｊ】 本発明の一実施例に基づいてＢｉＣＭＯ
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
【図２ｋ】 本発明の一実施例に基づいてＢｉＣＭＯ
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
【図２ｌ】 本発明の一実施例に基づいてＢｉＣＭＯ
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
【図２ｍ】 本発明の一実施例に基づいてＢｉＣＭＯ
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
【図２ｎ】 本発明の一実施例に基づいてＢｉＣＭＯ
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
【図２ｏ】 本発明の一実施例に基づいてＢｉＣＭＯ
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
Ｓ装置を製造する方法の一段階における状態を示した概
略断面図。
２ ＮＰＮトランジスタ
１０ 基板
１５ ベース領域
２３ ボロン注入
３１ 酸化物分離領域
Claims (12)
- 【請求項１】 バイポーラトランジスタ内にベース領
域の一部を形成する方法において、前記ベース領域が酸
化物側壁に隣接したその少なくとも一部を有しており、
前記方法が、（ａ）前記ベース領域上にマスクを形成し
、（ｂ）同一の導電型のドーパントを前記マスクによっ
て露出されている領域内に注入し、（ｃ）前記マスクの
一部の下側を横方向に前記注入からドーパントを拡散さ
せて酸化物拡散補償領域を形成し、（ｄ）前記マスクに
よって露出されている領域をエッチングし、（ｅ）前記
マスクによって露出されている領域内にフィールド酸化
物領域を形成する、上記各ステップを有することを特徴
とする方法。 - 【請求項２】 請求項１において、更に、前記マスク
を除去し、且つ前記マスクによって保護されている領域
においてベース領域を形成する各ステップを有しており
、前記ベース領域が前記酸化物拡散補償領域よりも低い
ドーパント濃度を有していることを特徴とする方法。 - 【請求項３】 請求項２において、前記ドーパントが
Ｐ型ドーパントであることを特徴とする方法。 - 【請求項４】 請求項３において、前記Ｐ型ドーパン
トがボロンであることを特徴とする方法。 - 【請求項５】 ベース領域を持ったバイポーラトラン
ジスタにおいて、前記ベース領域が酸化物側壁に隣接し
た少なくともその一部を有しており、前記ベース領域が
、（ａ）前記ベース領域上にマスクを形成し、（ｂ）前
記マスクによって露出されている領域内に同一の導電型
のドーパントを注入し、（ｃ）前記マスクの一部の下側
を横方向に前記注入からドーパントを拡散させて酸化物
拡散補償領域を形成し、（ｄ）前記マスクによって露出
されている領域をエッチングし、（ｅ）前記マスクによ
って露出されている領域内にフィールド酸化物領域を形
成する、上記各ステップによって形成されたものである
ことを特徴とするバイポーラトランジスタ。 - 【請求項６】 請求項５において、前記ドーパントが
Ｐ型ドーパントであることを特徴とするバイポーラトラ
ンジスタ。 - 【請求項７】 請求項６において、前記Ｐ型ドーパン
トがボロンであることを特徴とするバイポーラトランジ
スタ。 - 【請求項８】 半導体ウエハ上に形成したバイポーラ
トランジスタにおいて、ベース領域と、コレクタ領域と
、エミッタ領域とが設けられており、前記エミッタ領域
と、ベース領域と、コレクタ領域とは分離酸化物領域に
当接しており、前記コレクタ領域及びエミッタ領域は第
一導電型を有すると共に、前記ベース領域は反対極性の
第二導電型を有しており、前記ベース領域は前記コレク
タ領域内に小さな予め定めた区域に延在しており、前記
延在した領域は前記ベース領域と、前記コレクタ領域と
、前記分離酸化物領域とが交差する点において形成され
ており、前記延在する領域は前記ベース領域と同一の導
電型であることを特徴とするバイポーラトランジスタ。 - 【請求項９】 請求項８において、第一電荷キャリア
が前記コレクタ領域及びエミッタ領域内に注入されて前
記第一導電型を形成し、且つ反対極性の第二電荷キャリ
アが前記ベース領域内に注入されて前記第二導電型を形
成することを特徴とするバイポーラトランジスタ。 - 【請求項１０】 請求項９において、前記延在領域が
前記ベース領域よりも一層高い濃度の反対極性の第二電
荷キャリアを有していることを特徴とするバイポーラト
ランジスタ。 - 【請求項１１】 請求項８において、前記第一導電型
がＰ型であり且つ前記第二導電型がＮ型であることを特
徴とするバイポーラトランジスタ。 - 【請求項１２】 請求項８において、前記第一導電型
がＮ型であり且つ前記導電型がＰ型であることを特徴と
するバイポーラトランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US56401390A | 1990-08-07 | 1990-08-07 | |
| US564013 | 1990-08-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04255231A true JPH04255231A (ja) | 1992-09-10 |
Family
ID=24252815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3196922A Pending JPH04255231A (ja) | 1990-08-07 | 1991-08-07 | バイポーラトランジスタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH04255231A (ja) |
| KR (1) | KR100200058B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0600596A2 (en) * | 1992-11-24 | 1994-06-08 | National Semiconductor Corporation | Improved bipolar transistor |
-
1991
- 1991-08-05 KR KR1019910013496A patent/KR100200058B1/ko not_active IP Right Cessation
- 1991-08-07 JP JP3196922A patent/JPH04255231A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0600596A2 (en) * | 1992-11-24 | 1994-06-08 | National Semiconductor Corporation | Improved bipolar transistor |
| EP0600596A3 (en) * | 1992-11-24 | 1995-04-19 | Nat Semiconductor Corp | Improved biolar transistor. |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100200058B1 (ko) | 1999-06-15 |
| KR920005279A (ko) | 1992-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0395358B1 (en) | Manufacturing method of a bipolar transistor | |
| US4546536A (en) | Fabrication methods for high performance lateral bipolar transistors | |
| US5279978A (en) | Process for making BiCMOS device having an SOI substrate | |
| US6900519B2 (en) | Diffused extrinsic base and method for fabrication | |
| US4839305A (en) | Method of making single polysilicon self-aligned transistor | |
| KR100691036B1 (ko) | 횡형 바이폴라 트랜지스터를 구비하는 집적 회로 및 그 제조 방법 | |
| JP2009141375A (ja) | 半導体プロセスおよび集積回路 | |
| EP1021828A2 (en) | A process for manufacturing ic-components to be used at radio frequencies | |
| US4997775A (en) | Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor | |
| US5071778A (en) | Self-aligned collector implant for bipolar transistors | |
| US20030080394A1 (en) | Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits | |
| US4717677A (en) | Fabricating a semiconductor device with buried oxide | |
| EP0500233A2 (en) | Bipolar transistor structure & BICMOS IC fabrication process | |
| JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
| US5198692A (en) | Semiconductor device including bipolar transistor with step impurity profile having low and high concentration emitter regions | |
| US6767797B2 (en) | Method of fabricating complementary self-aligned bipolar transistors | |
| US7038249B2 (en) | Horizontal current bipolar transistor and fabrication method | |
| US5289024A (en) | Bipolar transistor with diffusion compensation | |
| EP0166923A2 (en) | High performance bipolar transistor having a lightly doped guard ring disposed between the emitter and the extrinsic base region | |
| US6351021B1 (en) | Low temperature coefficient resistor (TCRL) | |
| US20040065942A1 (en) | Reduce 1/f noise in NPN transistors without degrading the properties of PNP transistors in integrated circuit technologies | |
| US6774455B2 (en) | Semiconductor device with a collector contact in a depressed well-region | |
| US6080612A (en) | Method of forming an ultra-thin SOI electrostatic discharge protection device | |
| JP2718257B2 (ja) | 集積回路における埋込み層容量の減少 | |
| US5451530A (en) | Method for forming integrated circuits having buried doped regions |