JPS62189706A - チツプコイルの実装方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の分野） 本発明は、誘１体基板やプリント回路基板等の基板へ実
装しでも、Ｑの低下が少ないチップコイルの実装方法に
関する。

（従来の技術） ９を東より、第４図に示すチップコイルがある。

このチップコイルにおいて、１！はボビンであり、両端
にツバ２および５が形成されている。４？′ｉ巻線であ
シ、ボビン１の巻芯部に巻回されている。

５ａおよび５ｂは外部電、甑であり、ツバ２の相対向す
る部分に形成されており、外部′を原５ａにはコイル４
の一端が、外部電ｉ５ｂにはコイル４の他端がそれぞれ
電気的に接続されている。

従来、この種のチップコイルは、誘電体基板やプリント
回路基板等に、密着して実装されていた。

たとえば第５図に示すように、誘電体基板６に形成され
た導体路７に、半田８によって密帝して実装されていた
。

（発明の解決しようとする問題点） しかしながら、上述した従来のチップコイルの実装方法
には、チップコイルを誘電体基板−やプリント回路ｊｉ
、仮等へ密着させて実装することによって、チップコイ
ルのＱが大幅に低下してしまうという問題点があった。

そしで、チップコイルのＱが大幅に低下してしまうこと
によって、チップコイルを誘′？Ｌ本基板に実装して構
成しだＬＣ複合回路や、チップコイルをプリント基板等
に実装して構成したその他の回路の挿入損失が増加して
しまうという問題点があった。

チップコイルを基板に密着させて実装することによって
、チップコイルのＱが低下するのは以下の理由による。

すなわち、コイルのＱは一般に、コイルのインダクタン
スＬ、導体抵抗Ｒ１等価分布容量Ｃｐから、 で求めることができるが、チップコイルを基板に密着さ
せて実装することによって、チップコイルの巻線と誘電
体基板あるいはプリント回路基板等に形成された電極と
の間に入る分布容量によって等価分布容量Ｃｐが大きく
なシ、Ｑが低下するのである。たとえば、第４図に示し
たチップコイルを誘電体基板に密着させて実装してＬＣ
バンドパスフィルターを構成した場合、誘電体基板に実
装する前には６０であったチップコイルのＱが、実装す
ることによって６５に低下したという結果が得られてい
る。

（間１点を解決するための手段） 本発明は、上述した従来のチップコイルの実装方法の有
する問題点を解決するためになされたものである。その
手段として本発明のチップコイルの実装方法は、外部電
極と基板の導体路の間、ないし外部電画の形成されたツ
バと基板の間に、スペーサーを介在させて、半田によっ
てチップコイルを基板に実装するようにした。

この結果、本発明のチップコイルの実装方法による場合
、チップコイルの巻線と誘電体基板やプリント回路基板
等の基板に形成された導体路との距離が従来のものよシ
大きくなっているため、両者の間に入る分布容量が従来
のものより小さくなっておシ、Ｑの低下が従来のものよ
シ小さくなっている。

なお、スペーサーを介在させることによって大きくする
ソバと基板との距離は、９．５朋から１．０Ｕ８度が適
当である。これは、Ｑが６０であるチップコイルを本発
明の方法によって誘電体基板に実装した後のＱの値を示
した表１かられかるように、スペーサーを介在させるこ
とによって、ツバと基板との距離を１３．３１Ｅｆｆ以
上にすると効果的にＱの低下を少なくすることができ、
また距離を１．０Ｕよシ大きくしても、距離をＬＯｗＭ
にした場合とＱの値がほとんど変わらないからである。

（実　施　例） 以下、図面とともに本発明の詳細な説明する。

なお、従来の技術の項で示したチップコイルおよび誘電
体基板を用いて説明し、すでに説明した部分については
同一の番号を付し、その説明を省略する。

第１図は本発明のチップコイルの実装方法の第１の実施
列を示しており、外部？ｉ４ｉ　ｓ　ａと導体路７の間
、および外部成極５ｂと導体路７の間に金属棒９を介キ
させ、半田８によって実装している。

金属棒９を介在させることによって、チップコイルの巻
線４と導体路７の距離が大きくなっており、両者間に入
る分布容量は従来のものよシ小さくなっている。

第２図は本発明のチップコイルの実装方法の第２の実施
例を示しており、外部電極５ａと導体路７の間、および
外部電１４５ｂと導体路７の間に金属板１０を介在させ
、半田８によって実装している。金属板１０を介在させ
ることによって、チップコイルの巻線４と導体路７の距
離が大きくなっており、両者の間に入る分布容量は従来
のものより小さくなっている。

第６図は本発明のチップコイルの実装方法の第６の実施
例を示しており、ツバ２と誘電体基板６の間に絶縁物１
１を介在させ、半田８によって実装している。絶縁物１
１を介在させることによつて、チップコイルの巻線４と
導体路７の距離が大きくなっており、両者の間に入る分
布容量は従来のものより小さくなっている。

このように、スペーサーは導電性のものであつ体格の間
であってもよいし、外部１甑の形成されたツバと基板の
間であってもよい。

以上は本発明のチップコイルの実装方法の実施例であり
、本発明の趣旨を損なわない範囲内で設計変更をなし得
ることは言うまでもない。たとえば、上［Ｆ］した実施
列では、チップコイルを誘電体基板に実装しているが、
本発明がチップコイルを誘電体基板に実装した場合に限
定されることはなく、プリント回路基板等に実装するよ
うにしてもよい。

（発明の効果） 以上の説明からも明らかなように、本発明のチップコイ
ルの実装方法は、スペーサー全介在させることによって
、チップコイルの巻線と基板に形成された導体路との距
離が大きくなっているだめ、両者の間に入る分布容量が
小さくなっている。したがって、チップコイルを基板に
実装しても、Ｑの低下は従来のものよシ小さくなってい
る。

【図面の簡単な説明】

を示す側断面図、第６図は第６の実施例を示す側断面図
、第４図は従来からあるチップコイルを示す正面図、第
５図は従来のチップコイルの実装方法を示す側断面図で
ある。 １・・・・・・ボビン、２．６・・・・・ソバ、４・・
・・・・巻線、５ａ、５ｂ・・・・外部１甑、６・・・
・・・誘電体基板、７・・・・・・導体路、８・・・・
・・半田、９・・・・・・金属棒、１０・・・・・・金
属板、１１・・・・・・絶縁物。

Claims (1)

1. 【特許請求の範囲】 　両端にツバが形成されるとともに、一方のツバの相対
   向する部分に一対の外部電極が形成されたボビンに巻線
   を巻回してなるチップコイルを、半田によつて基板に実
   装するにあたつて、 外部電極と基板の導体路の間、ないし外部電極の形成さ
   れたツバと基板の間に、スペーサーを介在させたことを
   特徴とするチップコイルの実装方法。