JPH06163269A - チップコイル - Google Patents
チップコイルInfo
- Publication number
- JPH06163269A JPH06163269A JP31165192A JP31165192A JPH06163269A JP H06163269 A JPH06163269 A JP H06163269A JP 31165192 A JP31165192 A JP 31165192A JP 31165192 A JP31165192 A JP 31165192A JP H06163269 A JPH06163269 A JP H06163269A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- width
- conductor
- chip
- chip coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【目的】 本発明はチップコイルに関し、チップコイル
の端部の構成を改善する事により、コイルのQを向上さ
せることを目的とする。 【構成】 積層体を構成する絶縁体層1−2〜1−4上
に、導体のコイルパターン2を設け、コイルパターン2
の端部に、端部導体3を接続し、端部導体3を、外部電
極に接続したチップコイルにおいて、端部導体3の幅T
Wを、コイルパターン2の幅CWと、略等しい幅に設定
した。また、外部電極の幅を、積層体の幅Xよりも、狭
く設定した。
の端部の構成を改善する事により、コイルのQを向上さ
せることを目的とする。 【構成】 積層体を構成する絶縁体層1−2〜1−4上
に、導体のコイルパターン2を設け、コイルパターン2
の端部に、端部導体3を接続し、端部導体3を、外部電
極に接続したチップコイルにおいて、端部導体3の幅T
Wを、コイルパターン2の幅CWと、略等しい幅に設定
した。また、外部電極の幅を、積層体の幅Xよりも、狭
く設定した。
Description
【0001】
【産業上の利用分野】本発明は、チップコイルの端部を
改善する事により、コイルのQを向上させたチップコイ
ルに関する。
改善する事により、コイルのQを向上させたチップコイ
ルに関する。
【0002】
【従来の技術】図5は、従来のチップコイルの構成図で
あり、図5Aはチップコイルの分解斜視図、図5Bはチ
ップコイルの斜視図(完成品の外観図)である。
あり、図5Aはチップコイルの分解斜視図、図5Bはチ
ップコイルの斜視図(完成品の外観図)である。
【0003】図5中、1は積層体、1−1〜1−4は積
層体を構成する第1の絶縁体層〜第4の絶縁体層、2は
コイルパターン、3は端部導体、4は外部電極(外部端
子)を示す。
層体を構成する第1の絶縁体層〜第4の絶縁体層、2は
コイルパターン、3は端部導体、4は外部電極(外部端
子)を示す。
【0004】また、CWはコイルパターン2の幅、Xは
積層体1の幅(端部導体3の幅と等しい)、Yは積層体
1の長さ、Zは積層体の高さ、DWは端部導体3の長さ
を示す。
積層体1の幅(端部導体3の幅と等しい)、Yは積層体
1の長さ、Zは積層体の高さ、DWは端部導体3の長さ
を示す。
【0005】従来、チップコイルとして、例えば、図5
に示した構成のものが知られていた。このチップコイル
は、積層体を構成する絶縁体層上に、コイルパターン
(導体パターン)を形成して、ヘリカルコイルとした例
である。
に示した構成のものが知られていた。このチップコイル
は、積層体を構成する絶縁体層上に、コイルパターン
(導体パターン)を形成して、ヘリカルコイルとした例
である。
【0006】図5に示したように、積層体の第1の絶縁
体層1−1には、コイルパターンを形成せず、第2の絶
縁体層1−2、第3の絶縁体層1−3、第4の絶縁体層
1−4上には、それぞれ、導体によるコイルパターン
(導体パターン)2が形成してある。
体層1−1には、コイルパターンを形成せず、第2の絶
縁体層1−2、第3の絶縁体層1−3、第4の絶縁体層
1−4上には、それぞれ、導体によるコイルパターン
(導体パターン)2が形成してある。
【0007】そして、各層のコイルパターン2間は、ビ
ア(Via)により接続し(図の点線部分)、全体とし
てヘリカル状のコイルパターンとしている。また、第2
の絶縁体層1−2、及び第4の絶縁体層1−4上には、
幅の広い(積層体の幅Xと同じ幅)端部導体3を形成
し、これらの端部導体3に、各コイルパターン2の端部
(ヘリカルコイルの端部)を接続してある。
ア(Via)により接続し(図の点線部分)、全体とし
てヘリカル状のコイルパターンとしている。また、第2
の絶縁体層1−2、及び第4の絶縁体層1−4上には、
幅の広い(積層体の幅Xと同じ幅)端部導体3を形成
し、これらの端部導体3に、各コイルパターン2の端部
(ヘリカルコイルの端部)を接続してある。
【0008】そして、上記各パターンを形成した積層体
1の両端部には、外部電極(外部端子)4を形成し、こ
の外部電極4に、上記各端部導体3を接続して、チップ
コイルとしている。なお、外部電極4は、積層体1の両
端部の周囲に設けてある。
1の両端部には、外部電極(外部端子)4を形成し、こ
の外部電極4に、上記各端部導体3を接続して、チップ
コイルとしている。なお、外部電極4は、積層体1の両
端部の周囲に設けてある。
【0009】1例として、各部の寸法は、次の通りであ
る。CW(コイルパターン2の幅)=200μm、X
(積層体1の幅=端部導体3の幅)=1.25mm、Y
(積層体1の長さ)=2.0mm、Z(積層体の高さ)
=0.8mm、DW(端部導体3の長さ)=200μm
である。
る。CW(コイルパターン2の幅)=200μm、X
(積層体1の幅=端部導体3の幅)=1.25mm、Y
(積層体1の長さ)=2.0mm、Z(積層体の高さ)
=0.8mm、DW(端部導体3の長さ)=200μm
である。
【0010】
【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。 (1)、端部導体3は、幅の広い導体(積層体の幅Xと
同じ幅)を用いていた。
のにおいては、次のような課題があった。 (1)、端部導体3は、幅の広い導体(積層体の幅Xと
同じ幅)を用いていた。
【0011】このような構成にしたのは、コイルパター
ンの端部が、外部電極(外部端子)と確実に接続出来る
ようにし、かつ、電気抵抗を下げて、コイルのQを高く
するためであった。
ンの端部が、外部電極(外部端子)と確実に接続出来る
ようにし、かつ、電気抵抗を下げて、コイルのQを高く
するためであった。
【0012】しかし、実際には、上記の構成のチップコ
イルでは、あまりQは向上しない事が分かった。本発明
は、このような従来の課題を解決し、チップコイルの端
部の構成を改善する事により、コイルのQを向上させる
ことを目的とする。
イルでは、あまりQは向上しない事が分かった。本発明
は、このような従来の課題を解決し、チップコイルの端
部の構成を改善する事により、コイルのQを向上させる
ことを目的とする。
【0013】本発明者らは、チップコイルのパターン設
計を種々検討した結果、従来一般に信じられていた構成
とは異なり、以下の様に構成する事により意外にもQが
向上する事を発見した。
計を種々検討した結果、従来一般に信じられていた構成
とは異なり、以下の様に構成する事により意外にもQが
向上する事を発見した。
【0014】本発明はこの知見に基づき完成されたもの
である。
である。
【0015】
【課題を解決するための手段】図1は本発明の原理説明
図であり、図1中、図5と同じものは、同一符号で示し
てある。
図であり、図1中、図5と同じものは、同一符号で示し
てある。
【0016】本発明は上記の課題を解決するため、次の
ように構成した。 (1)、積層体を構成する絶縁体層1−2〜1−4上
に、導体のコイルパターン2を設け、該コイルパターン
2の端部に、端部導体3を接続し、該端部導体3を、外
部電極に接続したチップコイルにおいて、上記端部導体
3の幅TWを、コイルパターン2の幅CWと、略等しい
幅に設定した。
ように構成した。 (1)、積層体を構成する絶縁体層1−2〜1−4上
に、導体のコイルパターン2を設け、該コイルパターン
2の端部に、端部導体3を接続し、該端部導体3を、外
部電極に接続したチップコイルにおいて、上記端部導体
3の幅TWを、コイルパターン2の幅CWと、略等しい
幅に設定した。
【0017】(2)、構成(1)のチップコイルにおい
て、外部電極の幅を、上記積層体の幅Xよりも、狭く設
定した。
て、外部電極の幅を、上記積層体の幅Xよりも、狭く設
定した。
【0018】
【作用】上記構成に基づく本発明の作用を、図1に基づ
いて説明する。端部導体3の幅TWを、コイルパターン
2の幅CWと略等しく設定すると、チップコイルのQが
向上する。その理由は、次の通りである。
いて説明する。端部導体3の幅TWを、コイルパターン
2の幅CWと略等しく設定すると、チップコイルのQが
向上する。その理由は、次の通りである。
【0019】すなわち、チップコイルの端部に、端部導
体3のような金属物があると、コイルにより形成される
磁界が、該金属物を通過する際に、その金属物に電流を
誘起する(誘導電流)。そして該電流(誘導電流)がコ
イルで発生した磁界の障害となり磁気的損失となってコ
イルのインダクタンス値を低下させ結果的にコイルのQ
(Q=ωL/R:ただし、L:インダクタンス、R:内
部抵抗、ω:角周波数)を劣化させる。
体3のような金属物があると、コイルにより形成される
磁界が、該金属物を通過する際に、その金属物に電流を
誘起する(誘導電流)。そして該電流(誘導電流)がコ
イルで発生した磁界の障害となり磁気的損失となってコ
イルのインダクタンス値を低下させ結果的にコイルのQ
(Q=ωL/R:ただし、L:インダクタンス、R:内
部抵抗、ω:角周波数)を劣化させる。
【0020】従って、図1に示したように、上記金属物
である端部導体3の幅TWを、上記のような幅に設定す
れば(従来例に比べて狭くする)、上記の電流(誘導電
流)が少なくなる。その結果、上記損失が少なくなり、
コイルのQが向上する。
である端部導体3の幅TWを、上記のような幅に設定す
れば(従来例に比べて狭くする)、上記の電流(誘導電
流)が少なくなる。その結果、上記損失が少なくなり、
コイルのQが向上する。
【0021】また、外部電極の幅も狭く(従来例に比べ
て狭く)すれば、上記と同じ理由により、更にQが向上
する。
て狭く)すれば、上記と同じ理由により、更にQが向上
する。
【0022】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。 (第1実施例の説明)図2は、本発明の第1実施例の構
成図であり、図2Aは、チップコイルの分解斜視図、図
2Bはチップコイルの斜視図(完成品の外観図)であ
る。図2中、図1、及び図5と同じものは、同一符号で
示してある。
する。 (第1実施例の説明)図2は、本発明の第1実施例の構
成図であり、図2Aは、チップコイルの分解斜視図、図
2Bはチップコイルの斜視図(完成品の外観図)であ
る。図2中、図1、及び図5と同じものは、同一符号で
示してある。
【0023】第1実施例は、従来例のチップコイル(図
5参照)における端部導体3を改善したものであるが、
その他の構成は、従来例と同じである。従って、第1実
施例のチップコイルも、積層体に、コイルパターン(導
体パターン)を形成して、ヘリカルコイルとした例であ
る。
5参照)における端部導体3を改善したものであるが、
その他の構成は、従来例と同じである。従って、第1実
施例のチップコイルも、積層体に、コイルパターン(導
体パターン)を形成して、ヘリカルコイルとした例であ
る。
【0024】:チップコイルの構成の説明 図2に示したように、積層体の第1の絶縁体層1−1に
は、コイルパターンを形成せず、第2の絶縁体層1−
2、第3の絶縁体層1−3、第4の絶縁体層1−4上に
は、それぞれ、導体によるコイルパターン(導体パター
ン)2を形成する。
は、コイルパターンを形成せず、第2の絶縁体層1−
2、第3の絶縁体層1−3、第4の絶縁体層1−4上に
は、それぞれ、導体によるコイルパターン(導体パター
ン)2を形成する。
【0025】そして、各層のコイルパターン2間は、ビ
ア(Via)により接続し(図の点線部分)、全体とし
てヘリカル状のコイルパターンとする。また、第2の絶
縁体層1−2、及び第4の絶縁体層1−4上には、コイ
ルパターン2の幅CWと略同じ幅TWの端部導体3を形
成し、これらの端部導体3に、コイルパターン2の端部
(ヘリカルコイルの端部)を接続する。
ア(Via)により接続し(図の点線部分)、全体とし
てヘリカル状のコイルパターンとする。また、第2の絶
縁体層1−2、及び第4の絶縁体層1−4上には、コイ
ルパターン2の幅CWと略同じ幅TWの端部導体3を形
成し、これらの端部導体3に、コイルパターン2の端部
(ヘリカルコイルの端部)を接続する。
【0026】そして、上記各絶縁体層1−1〜1−4を
積層した積層体1の両端部(積層体の外側)には、外部
電極(外部端子)4を形成し、この外部電極4に、上記
各端部導体3を接続して、チップコイルとする。なお、
外部電極4は、積層体1の両端部の周囲に設けてある。
積層した積層体1の両端部(積層体の外側)には、外部
電極(外部端子)4を形成し、この外部電極4に、上記
各端部導体3を接続して、チップコイルとする。なお、
外部電極4は、積層体1の両端部の周囲に設けてある。
【0027】:端部導体3の詳細な説明 上記のように、第2の絶縁体層1−2、第4の絶縁体層
1−4上には、それぞれ端部導体3を設け、これらの各
端部導体3を、ヘリカル状に形成したコイルパターン2
の端部と接続する。
1−4上には、それぞれ端部導体3を設け、これらの各
端部導体3を、ヘリカル状に形成したコイルパターン2
の端部と接続する。
【0028】そして、各端部導体3の幅TWを、コイル
パターン2の幅CWと略等しい幅に設定する。なお、こ
の例では、積層体1の両側に設けた外部電極4(図2B
参照)は、上記従来例と同じ幅(略Xの幅)の導体で構
成する。
パターン2の幅CWと略等しい幅に設定する。なお、こ
の例では、積層体1の両側に設けた外部電極4(図2B
参照)は、上記従来例と同じ幅(略Xの幅)の導体で構
成する。
【0029】1例として、各部の寸法は、次の通りであ
る。CW(コイルパターン2の幅)=200μm、TW
(端部導体3の幅)=200μm、X(積層体1の幅=
端部導体3の幅)=1.25mm、Y(積層体1の長
さ)=2.0mm、Z(積層体の高さ)=0.8mm、
である。
る。CW(コイルパターン2の幅)=200μm、TW
(端部導体3の幅)=200μm、X(積層体1の幅=
端部導体3の幅)=1.25mm、Y(積層体1の長
さ)=2.0mm、Z(積層体の高さ)=0.8mm、
である。
【0030】:Qが向上する理由の説明 上記のように、各端部導体3の幅TWを、コイルパター
ン2の幅CWと略等しく設定すると、チップコイルのQ
が向上する。その理由は、次の通りである。
ン2の幅CWと略等しく設定すると、チップコイルのQ
が向上する。その理由は、次の通りである。
【0031】すなわち、チップコイルの端部に、端部導
体3のような金属物があると、コイルにより形成される
磁界が、該金属物を通過する際に、その金属物に電流を
誘起する(誘導電流)。そして該電流(誘導電流)がコ
イルで発生した磁界の障害となり磁気的な損失となっ
て、コイルのインダクタンス値を成果させ、結果的にコ
イルのQを劣化させる。
体3のような金属物があると、コイルにより形成される
磁界が、該金属物を通過する際に、その金属物に電流を
誘起する(誘導電流)。そして該電流(誘導電流)がコ
イルで発生した磁界の障害となり磁気的な損失となっ
て、コイルのインダクタンス値を成果させ、結果的にコ
イルのQを劣化させる。
【0032】従って、図2に示したように、上記金属物
である端部導体3の幅TWを、上記のような幅に設定す
れば(従来例に比べて狭くする)、上記の電流(誘導電
流)が少なくなる。その結果、上記損失が少なくなり、
コイルのQが向上する。
である端部導体3の幅TWを、上記のような幅に設定す
れば(従来例に比べて狭くする)、上記の電流(誘導電
流)が少なくなる。その結果、上記損失が少なくなり、
コイルのQが向上する。
【0033】(第2実施例の説明)図3は、本発明の第
2実施例の構成図であり、図3Aはチップコイルの分解
斜視図、図3Bはチップコイルの斜視図(完成品の外観
図)である。図3中、図1、及び図2と同じものは、同
一符号で示してある。また、SWは端部導体3の幅を示
す。
2実施例の構成図であり、図3Aはチップコイルの分解
斜視図、図3Bはチップコイルの斜視図(完成品の外観
図)である。図3中、図1、及び図2と同じものは、同
一符号で示してある。また、SWは端部導体3の幅を示
す。
【0034】:チップコイルの構成の説明 第2実施例のチップコイルは、図2に示した第1実施例
のチップコイルにおける外部電極4の構成を改善したも
のであるが、その他の構成は、第1実施例と同じであ
る。従って、外部電極4以外の説明は省略する。
のチップコイルにおける外部電極4の構成を改善したも
のであるが、その他の構成は、第1実施例と同じであ
る。従って、外部電極4以外の説明は省略する。
【0035】:外部電極(外部端子)の説明・・・図
3B参照 図3Bに示したように、第2実施例では、外部電極(外
部端子)4の幅SWを、積層体1の幅Xよりも狭く(S
W<X)した例である。
3B参照 図3Bに示したように、第2実施例では、外部電極(外
部端子)4の幅SWを、積層体1の幅Xよりも狭く(S
W<X)した例である。
【0036】この構成により、第1実施例のチップコイ
ルよりも、更に、コイルのQが向上する。その理由とし
ては、上記第1実施例で説明した理由と同じであると考
えられる。
ルよりも、更に、コイルのQが向上する。その理由とし
ては、上記第1実施例で説明した理由と同じであると考
えられる。
【0037】すなわち、チップコイルの端部に端部導体
3のような金属物があると、コイルのQを劣化させる原
因になることは、上述の通りである。従って、コイルの
Qを向上させるには、外部電極4の幅を狭くして、出来
るだけ、上記金属物を少なくする必要がある。
3のような金属物があると、コイルのQを劣化させる原
因になることは、上述の通りである。従って、コイルの
Qを向上させるには、外部電極4の幅を狭くして、出来
るだけ、上記金属物を少なくする必要がある。
【0038】しかし、実際には、チップコイルをマザー
ボード上に実装する際、上記外部電極4は、半田等によ
り、マザーボード上に固着する必要がある。このため、
外部電極4の幅SWを、あまり狭くすると、マザーボー
ド上へ固着する際の固着強度が小さくなってしまう。
ボード上に実装する際、上記外部電極4は、半田等によ
り、マザーボード上に固着する必要がある。このため、
外部電極4の幅SWを、あまり狭くすると、マザーボー
ド上へ固着する際の固着強度が小さくなってしまう。
【0039】このような点を考慮し、適当な固着強度を
確保した上で、コイルのQを向上させるには、外部電極
4の幅SWは、例えば、SW=X/2〜3X/4程度が
適当な幅である。このようにすると、特に、空芯コイル
では、Qの向上が大きい。
確保した上で、コイルのQを向上させるには、外部電極
4の幅SWは、例えば、SW=X/2〜3X/4程度が
適当な幅である。このようにすると、特に、空芯コイル
では、Qの向上が大きい。
【0040】1例として、各部の寸法は、次の通りであ
る。CW=200μm、TW=200μm、X=1.2
5mm、Y=2.0mm、Z=0.8mm、SW=60
0μmである。
る。CW=200μm、TW=200μm、X=1.2
5mm、Y=2.0mm、Z=0.8mm、SW=60
0μmである。
【0041】(実施例の特性例の説明)上記第1、第2
実施例のチップコイルについて、Qが向上したか否かを
実証するため、実験を行い、特性データを得た。また、
比較のため、上記従来例のチップコイルについても、同
様の実験を行い特性データを得た。
実施例のチップコイルについて、Qが向上したか否かを
実証するため、実験を行い、特性データを得た。また、
比較のため、上記従来例のチップコイルについても、同
様の実験を行い特性データを得た。
【0042】図4は、上記実験結果による特性(Q−f
特性)例を示した図である。なお、図4の横軸は周波数
f(MHZ )、縦軸はコイルのQを示す。この実験は、
次の条件で行った。
特性)例を示した図である。なお、図4の横軸は周波数
f(MHZ )、縦軸はコイルのQを示す。この実験は、
次の条件で行った。
【0043】:各部の寸法 −1:従来例の各部の寸法 CW(コイルパターン2の幅)=200μm、X(積層
体1の幅=端部導体3の幅)=1.25mm、Y(積層
体1の長さ)=2.0mm、Z(積層体の高さ)=0.
8mm、DW(端部導体3の長さ)=200μmであ
る。また、外部電極4は、積層体1の両端部の周囲に設
けてある。
体1の幅=端部導体3の幅)=1.25mm、Y(積層
体1の長さ)=2.0mm、Z(積層体の高さ)=0.
8mm、DW(端部導体3の長さ)=200μmであ
る。また、外部電極4は、積層体1の両端部の周囲に設
けてある。
【0044】−2:第1実施例の各部の寸法 CW=200μm、TW(端部導体3の幅)=200μ
m、X=1.25mm、Y=2.0mm、Z=0.8m
m、である。また、外部電極4は、積層体1の両端部の
周囲に設けてある。
m、X=1.25mm、Y=2.0mm、Z=0.8m
m、である。また、外部電極4は、積層体1の両端部の
周囲に設けてある。
【0045】−3:第2実施例の各部の寸法 CW=200μm、TW=200μm、X=1.25m
m、Y=2.0mm、Z=0.8mm、SW(端部導体
3の幅)=600μmである。
m、Y=2.0mm、Z=0.8mm、SW(端部導体
3の幅)=600μmである。
【0046】:各部の材料 コイルパターン2:銀ペースト 端部導体3:銀ペースト 外部電極4:銀ペースト 積層体の第1〜第4の絶縁体層1−1〜1−4:セラミ
ックス+ガラスの複合体 :チップコイルのインダクタンスの値(両側の外部電
極4間で測定したインダクタンスの値)=10nH 上記の各条件で、特性を測定した結果、図4に示した特
性データを得た。
ックス+ガラスの複合体 :チップコイルのインダクタンスの値(両側の外部電
極4間で測定したインダクタンスの値)=10nH 上記の各条件で、特性を測定した結果、図4に示した特
性データを得た。
【0047】図4において、P1は従来例のチップコイ
ルの特性、P2は第1実施例のチップコイルの特性、P
3は第2実施例のチップコイルの特性を示す。図から明
らかなように、第1実施例のチップコイル(図2参照)
では、従来例のチップコイル(図5参照)よりも、コイ
ルのQが向上している。
ルの特性、P2は第1実施例のチップコイルの特性、P
3は第2実施例のチップコイルの特性を示す。図から明
らかなように、第1実施例のチップコイル(図2参照)
では、従来例のチップコイル(図5参照)よりも、コイ
ルのQが向上している。
【0048】また、第2実施例のチップコイル(図3参
照)は、第1実施例のチップコイルよりも、更にQが向
上している。図4の特性データにおいて、例えば、周波
数f=100MHZ の時、P1ではQ=11.5で、P
2ではQ=14.5で、P2ではQ=15.6であっ
た。
照)は、第1実施例のチップコイルよりも、更にQが向
上している。図4の特性データにおいて、例えば、周波
数f=100MHZ の時、P1ではQ=11.5で、P
2ではQ=14.5で、P2ではQ=15.6であっ
た。
【0049】従って、この特性より、上記第1、第2実
施例のチップコイルが、従来例のチップコイルよりも、
Qが向上していることが、実証出来た事になる。 (他の実施例)以上実施例について説明したが、本発明
は次のようにしても実施可能である。
施例のチップコイルが、従来例のチップコイルよりも、
Qが向上していることが、実証出来た事になる。 (他の実施例)以上実施例について説明したが、本発明
は次のようにしても実施可能である。
【0050】(1)、積層体を構成する絶縁体層の層数
は、任意の数で良い。また、コイルのターン数も任意で
良い。 (2)、コイルパターンや、端部導体等の寸法は、上記
の例に限らず、任意の寸法で実施可能である。
は、任意の数で良い。また、コイルのターン数も任意で
良い。 (2)、コイルパターンや、端部導体等の寸法は、上記
の例に限らず、任意の寸法で実施可能である。
【0051】
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1)、上記第1実施例のように、端部導体の幅TW
を、コイルパターンの幅CWと略等しく設定することに
より、コイルのQが向上する(高Q化が出来る)。
のような効果がある。 (1)、上記第1実施例のように、端部導体の幅TW
を、コイルパターンの幅CWと略等しく設定することに
より、コイルのQが向上する(高Q化が出来る)。
【0052】(2)、上記第2実施例のように、端部導
体の幅TWを、コイルパターンの幅CWと略等しく設定
すると共に、外部電極(外部端子)の幅SWを、積層体
の幅Xより狭くする事により、更に、コイルのQが向上
する。
体の幅TWを、コイルパターンの幅CWと略等しく設定
すると共に、外部電極(外部端子)の幅SWを、積層体
の幅Xより狭くする事により、更に、コイルのQが向上
する。
【図1】本発明の原理説明図である。
【図2】本発明の第1実施例の構成図である。
【図3】本発明の第2実施例の構成図である。
【図4】本発明の第1、第2実施例の特性例である。
【図5】従来のチップコイルの構成図である。
1−1〜1−4 絶縁体層 2 コイルパターン(導体パターン) 3 端部導体 TW 端部導体の幅 CW コイルパターンの幅 X 積層体の幅
Claims (2)
- 【請求項1】 積層体(1)を構成する絶縁体層(1−
2〜1−4)上に、導体のコイルパターン(2)を設
け、 該コイルパターン(2)の端部に、端部導体(3)を接
続し、 該端部導体(3)を、外部電極(4)に接続したチップ
コイルにおいて、 上記端部導体(3)の幅(TW)を、コイルパターン
(2)の幅(CW)と、略等しい幅に設定したことを特
徴とするチップコイル。 - 【請求項2】 上記外部電極(4)の幅(SW)を、上
記積層体(1)の幅(X)よりも、狭く(SW<X)設
定したことを特徴とする請求項1記載のチップコイル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31165192A JPH06163269A (ja) | 1992-11-20 | 1992-11-20 | チップコイル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31165192A JPH06163269A (ja) | 1992-11-20 | 1992-11-20 | チップコイル |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06163269A true JPH06163269A (ja) | 1994-06-10 |
Family
ID=18019852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31165192A Pending JPH06163269A (ja) | 1992-11-20 | 1992-11-20 | チップコイル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06163269A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005159223A (ja) * | 2003-11-28 | 2005-06-16 | Tdk Corp | 薄膜コモンモードフィルタ及び薄膜コモンモードフィルタアレイ |
JP2005159222A (ja) * | 2003-11-28 | 2005-06-16 | Tdk Corp | 薄膜コモンモードフィルタ及び薄膜コモンモードフィルタアレイ |
US20130271251A1 (en) * | 2012-04-12 | 2013-10-17 | Cyntec Co., Ltd. | Substrate-Less Electronic Component |
CN108231334A (zh) * | 2016-12-15 | 2018-06-29 | 三星电机株式会社 | 电感器及电感器的制造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0380509A (ja) * | 1989-08-23 | 1991-04-05 | Murata Mfg Co Ltd | 積層トランス |
-
1992
- 1992-11-20 JP JP31165192A patent/JPH06163269A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0380509A (ja) * | 1989-08-23 | 1991-04-05 | Murata Mfg Co Ltd | 積層トランス |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005159223A (ja) * | 2003-11-28 | 2005-06-16 | Tdk Corp | 薄膜コモンモードフィルタ及び薄膜コモンモードフィルタアレイ |
JP2005159222A (ja) * | 2003-11-28 | 2005-06-16 | Tdk Corp | 薄膜コモンモードフィルタ及び薄膜コモンモードフィルタアレイ |
US20130271251A1 (en) * | 2012-04-12 | 2013-10-17 | Cyntec Co., Ltd. | Substrate-Less Electronic Component |
CN108231334A (zh) * | 2016-12-15 | 2018-06-29 | 三星电机株式会社 | 电感器及电感器的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4803453A (en) | Laminated transformer | |
TWI253090B (en) | Multilayer capacitor | |
US6452473B1 (en) | Multilayer inductor and method of manufacturing the same | |
JP3039538B1 (ja) | 積層型インダクタ | |
US6483414B2 (en) | Method of manufacturing multilayer-type chip inductors | |
JP2002305111A (ja) | 積層インダクタ | |
JP3146942B2 (ja) | アンテナ装置 | |
TW483010B (en) | Inductor | |
JPH06163269A (ja) | チップコイル | |
JP3135443B2 (ja) | 積層セラミックコンデンサー | |
KR20190015738A (ko) | 칩 전자부품 | |
JPH11251180A (ja) | 積層コンデンサ | |
JPH11329845A (ja) | 電子部品及びその製造方法 | |
US4810983A (en) | Chip type LC composite component | |
JPH0338813A (ja) | Lc複合部品 | |
JPH01289228A (ja) | ノイズフィルタ | |
JP2000311816A (ja) | コモンモードチョークコイル | |
JP4560848B2 (ja) | インダクタアレイ | |
JP2001285005A (ja) | ノイズフィルタ | |
JPH0445287Y2 (ja) | ||
JPH09190923A (ja) | プリントインダクタ | |
JP2526720Y2 (ja) | チップインダクタ | |
JP2004071962A (ja) | 積層インダクタ | |
JP3109414B2 (ja) | チップアンテナの製造方法 | |
JP2001244119A (ja) | インダクタアレイ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970708 |