JPS62176191A - 厚膜混成集積回路の部品半田付け用パツド - Google Patents
厚膜混成集積回路の部品半田付け用パツドInfo
- Publication number
- JPS62176191A JPS62176191A JP1691886A JP1691886A JPS62176191A JP S62176191 A JPS62176191 A JP S62176191A JP 1691886 A JP1691886 A JP 1691886A JP 1691886 A JP1691886 A JP 1691886A JP S62176191 A JPS62176191 A JP S62176191A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- thick film
- hybrid integrated
- integrated circuit
- film hybrid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005476 soldering Methods 0.000 title claims description 14
- 238000010586 diagram Methods 0.000 description 9
- 238000007650 screen-printing Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000032683 aging Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
厚膜混成集積回路の部品半田付は用ツヤ、ドであって、
幅０．２ ｍｍ以上１．０ ＋ａｍ以下の複数条のノリ
ーンを０．２玉以下の間隔で形成することによシ、スク
リーン印刷法で印刷される膜厚を厚くすることができ、
半田付は時のパッドへの半田の拡散による密着強度の低
下防止を可能とする。
幅０．２ ｍｍ以上１．０ ＋ａｍ以下の複数条のノリ
ーンを０．２玉以下の間隔で形成することによシ、スク
リーン印刷法で印刷される膜厚を厚くすることができ、
半田付は時のパッドへの半田の拡散による密着強度の低
下防止を可能とする。
本発明は厚膜混成集積回路の部品半田付は用パッドの改
良に関するものである。
良に関するものである。
従来厚膜混成集積回路において、部品を半田付けするパ
ッドは第５図ａの平面図に示すようにペタにスクリーン
印刷されている。
ッドは第５図ａの平面図に示すようにペタにスクリーン
印刷されている。
上記従来の部品半田付は用）４ツドでは、その面積が大
きくなるとその断面形状が第５図すの様に中央部が薄く
なる。これはスクリーン印刷時にスキージによってパッ
ド１の中央部のペーストがかきとられるためである。こ
のため部品を半田付けしたときパッド中の導体の半田へ
の拡散によシ基板２に対する密着強度が低下し接続の信
頼性が低下するという欠点があった。
きくなるとその断面形状が第５図すの様に中央部が薄く
なる。これはスクリーン印刷時にスキージによってパッ
ド１の中央部のペーストがかきとられるためである。こ
のため部品を半田付けしたときパッド中の導体の半田へ
の拡散によシ基板２に対する密着強度が低下し接続の信
頼性が低下するという欠点があった。
本発明はこのような点に鑑みて案出されたもので、接続
の信頼性を向上した部品半田付は用パッドを提供するこ
とを目的としている。
の信頼性を向上した部品半田付は用パッドを提供するこ
とを目的としている。
このため本発明においては、厚膜混成集積回路の部品半
田付は用パッドであって、＠０．２ ｍｔｎ以上１．０
闘以下の複数条のＡ’ターン１１が０．２ ｍｍ以下の
間隔で形成されて成ることを特徴としている。
田付は用パッドであって、＠０．２ ｍｔｎ以上１．０
闘以下の複数条のＡ’ターン１１が０．２ ｍｍ以下の
間隔で形成されて成ることを特徴としている。
パッドを構成する複数条のパターンを幅０．２ ｍｔｔ
以上１． Ｏｔｐｒｙｔ以下とすることによシ、スクリ
ーン印刷時にその膜厚減少がなく、部品半田付は時の半
田の拡散があっても基板まで届かず、密着強度の低下の
防止が可能となる。
以上１． Ｏｔｐｒｙｔ以下とすることによシ、スクリ
ーン印刷時にその膜厚減少がなく、部品半田付は時の半
田の拡散があっても基板まで届かず、密着強度の低下の
防止が可能となる。
第１図は本発明の実施例を示す図であシ、ａは平面図、
ｂは６図のｂ−ｂ線における断面図である。
ｂは６図のｂ−ｂ線における断面図である。
本実施例は第１図に示すようにツク、ド１０を。
幅０．２ ｍｉｉ以上１．０ 間取下の複数条の／？タ
ーフ１１を間隔０．２ ｍｔｎ以下で形成したことであ
る。
ーフ１１を間隔０．２ ｍｔｎ以下で形成したことであ
る。
このように構成された本実施例は、部品を半田付けした
ときの基板１２との密着強度の低下を防止することがで
きる。その理由を次に説明する。
ときの基板１２との密着強度の低下を防止することがで
きる。その理由を次に説明する。
第２図はＡｇ／Ｐｄを含む導電性ペーストのスクリーン
印刷されたパッドの部品半田付は状態において１５０℃
に加熱したときの密着強度と加熱時間の関係を示したも
ので、密着強度はエージング時間と共に低下している。
印刷されたパッドの部品半田付は状態において１５０℃
に加熱したときの密着強度と加熱時間の関係を示したも
ので、密着強度はエージング時間と共に低下している。
これは半田とＡｇ／Ｐｄの拡散による合金化のためであ
る。
る。
第３図はノ卆ツドのスクリーン印刷によるパターン幅と
膜厚との関係を示したものでパターン幅が０．５露付近
が最も厚くなっていることを示している。
膜厚との関係を示したものでパターン幅が０．５露付近
が最も厚くなっていることを示している。
本実施例はこのためパターン幅を０．５ ｍｒｔｒを中
心とした０、２ｔｍ以上１．０ ｆｌ以下とし、間隔は
スクリーン印刷可能でなるべく小さい０．２ ｍｍ以下
とした。
心とした０、２ｔｍ以上１．０ ｆｌ以下とし、間隔は
スクリーン印刷可能でなるべく小さい０．２ ｍｍ以下
とした。
第４図は本発明の他の実施例を示す図である。
本実施例はパッド１０を縦・横に複数のスリットで分割
したものでその各パターン幅及びスリットの幅は訂実施
例と同様にパターン幅０．２ｍｍ以上１、０ ｍＴ！Ｌ
以下間隔０．２朋以下としたものである。なお作用効果
は前実施例と同様である。
したものでその各パターン幅及びスリットの幅は訂実施
例と同様にパターン幅０．２ｍｍ以上１、０ ｍＴ！Ｌ
以下間隔０．２朋以下としたものである。なお作用効果
は前実施例と同様である。
以上述べてきたように、本発明によれば極めて簡易な構
成で厚膜混成集積回路の部品半田付は用パッドの密着強
度を改善することができ、実用的には極めて有用である
。
成で厚膜混成集積回路の部品半田付は用パッドの密着強
度を改善することができ、実用的には極めて有用である
。
第１図は本発明の実施例を示す図、
第２図はパッドの密着強度とエージング時間との関係を
示す図、 第３図はノヤッドの膜厚とパターン幅との関係を示す図
、 第４図は本発明の他の実施例を示す図、第５図は従来の
部品半田付は用パッドを示す図である。 第１図、第４図において、 １０はパッド、１１はノ４ターン、１２は基板である。 本発明の実施例を示す図 １２・・・基板 バッドの密着強度とエージング時間との関係を示す図第
２国 バッドの膜厚とパターン幅との関係を示す同第３図 本発明の他の実施列を示す図 ＋＋１．．．．
。 第４゛図 ゛２°°゛７板 ］・・・バッド 従来の部品半田付は用パッドを示す図 ２°゛基
板第 ５ 図
示す図、 第３図はノヤッドの膜厚とパターン幅との関係を示す図
、 第４図は本発明の他の実施例を示す図、第５図は従来の
部品半田付は用パッドを示す図である。 第１図、第４図において、 １０はパッド、１１はノ４ターン、１２は基板である。 本発明の実施例を示す図 １２・・・基板 バッドの密着強度とエージング時間との関係を示す図第
２国 バッドの膜厚とパターン幅との関係を示す同第３図 本発明の他の実施列を示す図 ＋＋１．．．．
。 第４゛図 ゛２°°゛７板 ］・・・バッド 従来の部品半田付は用パッドを示す図 ２°゛基
板第 ５ 図
Claims (1)
- 厚膜混成集積回路の部品半田付け用パッドであって、
幅０．２ｍｍ以上１．０ｍｍ以下の複数条のパターン（
１１）が０．２ｍｍ以下の間隔で形成されて成ることを
特徴とする厚膜混成集積回路の部品半田付け用パッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1691886A JPS62176191A (ja) | 1986-01-30 | 1986-01-30 | 厚膜混成集積回路の部品半田付け用パツド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1691886A JPS62176191A (ja) | 1986-01-30 | 1986-01-30 | 厚膜混成集積回路の部品半田付け用パツド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62176191A true JPS62176191A (ja) | 1987-08-01 |
Family
ID=11929508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1691886A Pending JPS62176191A (ja) | 1986-01-30 | 1986-01-30 | 厚膜混成集積回路の部品半田付け用パツド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62176191A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08222844A (ja) * | 1995-02-16 | 1996-08-30 | Pfu Ltd | 表面実装形素子の実装方法および表面実装形素子実装用電極構造 |
-
1986
- 1986-01-30 JP JP1691886A patent/JPS62176191A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08222844A (ja) * | 1995-02-16 | 1996-08-30 | Pfu Ltd | 表面実装形素子の実装方法および表面実装形素子実装用電極構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62176191A (ja) | 厚膜混成集積回路の部品半田付け用パツド | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPH04243187A (ja) | プリント基板 | |
| JPS63155689A (ja) | プリント基板の半田コ−テイング方法 | |
| JPS6141272Y2 (ja) | ||
| JPH0611531Y2 (ja) | 回路基板装置 | |
| JPS61242095A (ja) | 印刷配線基板の製造方法 | |
| JPH0739220B2 (ja) | クリ−ム半田印刷用スクリ−ンマスク | |
| JP2528436B2 (ja) | 回路基板装置の製造方法 | |
| JP2000124587A (ja) | 電子回路ユニットのプリント基板への取付構造、並びに電子回路ユニットのプリント基板への取付方法 | |
| JPH01251788A (ja) | プリント基板 | |
| JPS6263489A (ja) | プリント基板 | |
| JPH04373156A (ja) | クリーム半田接続方法 | |
| JPS62211990A (ja) | 部品はんだ付け用ランドの構造 | |
| JPS61100994A (ja) | 厚膜回路基板の製造方法 | |
| JPH04121774U (ja) | プリント基板 | |
| JPS61150398A (ja) | フラツトパツケ−ジの半田付け方法およびそのためのマスク板 | |
| JPH04336489A (ja) | プリント基板 | |
| JPS61226996A (ja) | プリント配線板の製造方法 | |
| JPH08252687A (ja) | クリームはんだ及びはんだ供給方法 | |
| JPS61160995A (ja) | フレキシブルプリント配線基板およびその製造方法 | |
| JPS6251292A (ja) | 配線回路基板の製造方法 | |
| JPH03196692A (ja) | Ｉｃリード半田付け用のパッド | |
| JPH0832210A (ja) | プリント配線基板の半田ランド形成方法 | |
| JPS59951A (ja) | チツプキヤリア搭載基板の２層配線構造 |