JPS62173693A

JPS62173693A - ダイナミツクｒａｍ

Info

Publication number: JPS62173693A
Application number: JP61016275A
Authority: JP
Inventors: Takahiro Tokuume; 徳梅　孝啓
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-01-27
Filing date: 1986-01-27
Publication date: 1987-07-30
Anticipated expiration: 2009-02-16
Also published as: JPH0612621B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はダイナミックＲＡＭに関し、特にニプル・モー
ド・アクセス機能を有するダイナミックＲＡＭのリフレ
ッシュ動作に関する。

〔従来の技術〕

従来のニプル・モード・アクセス機能を有するダイナミ
ックＲＡＭの内部構成例を第３図に示す。

第３図において１はメモリ・セル、２はセンス・アンプ
、３はロウ・デコーダ、４はカラム・デコーダ、５はア
ドレス入力、６はアドレス・ラッチ、７はロウ・アドレ
ス信号、８はカラム・アドレス信号、９はワード線、１
０はビット線、１２はタイミング制御回路、１３はロウ
・アドレス・ストローブ入力、１４はカラム・アドレス
・ストローブ入力、１５はリード／ライト制御入力、１
６はアドレス・ラッチ制御信号、２０はリード／ライト
・タイミング制御回路、２２はニブル制御回路、２３は
ニブル制御信号、２４はデータ・セレクタ、２５は入出
力制御信号、２６は入出力バッファ、２７はデータ入出
力である。

ニプル・モード・アクセス機能は複数ビット（第３図の
例では４ビツト）のデータを高速にアクセスする機能で
ある。つまり、一度ロウ・アドレス信号７とカラム・ア
ドレス信号８が決定されると（ロウ・アドレス信号７と
カラム・アドレス信号８はそれぞれロウ・アドレス・ス
トローブ入力１３とカラム・アドレス・ストローブ入力
１４によってアドレス・ラッテ６にラッチされる。）メ
モリ・セル１中の４ビツトが同時に選択されるので、４
ビツト分のアクセス高速に実行できることになる。（４
ビツトのデータの切シ換えは、カラム・アドレス・スト
ローブ入力１４によって制御される。）第３図の例でリフレッシュ動作は以下の手順で実行され
る。

マス、ロウ・アドレス・ストローブ入力１３によシ、ア
ドレス人力５よ少入力されたリフレッシュ・アドレス（
ロウ・アドレス）がアドレス・ラッチ６にラッチされ、
ロウ・アドレス信号７がロウ・デコーダ３に送出される
。次に、ロウ・デコーダ３によってワード線９のうち１
本が選択され、メモリ・セル１中の１列が選ばれる。選
ばれたメモリ・セルの情報はセンス・アンプ２によシ増
幅されリフレッシュが実行される。

〔発明が解決しようとする問題点〕

上述した従来のダイナミックＲＡＭは、記憶情報の保持
のためリフレッシュ動作を実行する必要があるので、リ
フレッシュ動作を行なっている間はデータのり一ド／ラ
イト動作が行なえないという欠点と、リフレッシュ動作
を制御する回路を外部に設けなければならないという欠
点がある。

〔問題点を解決するための手段〕

本発明のダイナミックＲＡＭは、従来の問題点を解決す
るために、ニプル・モード・アクセス動作を実行してい
る期間中に自動的にリフレッシュ動作を実行するように
したもので、リフレッシュ・カウンタとリフレッシュ制
御回路とデータ・ラッチを有している。

〔実施例〕

次Ｋ、本発明について図面を参照して説明する。

第１図は本発明の一実施例の内部構成図である。

第１図において、１はメモリ・セル、２はセンス・アン
プ、３はロウ・デコーダ、４はカラム・デコーダ、５は
アドレス入力、６はアドレス・ラッチ、７はロウ・アド
レス信号、８はカラム・アドレス信号、９はワード線、
１０はビット線、１１はデータ・ラッチ、１２はタイミ
ング制御回路、１３はロウ・アドレス・ストローブ入力
、１４はカラム・アドレス・ストローブ入力、１５はリ
ード／ライト制御入力、１６はアドレス・ラッチ制御信
号、１７はリフレッシュ・カウンタ更新信号、１８はロ
ウ・アドレス選択信号、１９はデータ・ラッチ制御信号
、２０はリード／ライト・タイミング制御回路、２１は
リフレッシュ・タイミング制御回路、２２はニブル制御
回路、２３はニブル制御信号、２４はデータ・セレクタ
、２５は入出力制御信号、２６は入出力バッファ、２７
はデータ入出力、２８はリフレッシュ・カウンタである
。

第１図において、リフレッシュ動作は以下の手順で実行
される。

まず、ロウ・アドレス信号７とカラム・アドレス信号８
が入力されて（ロウ・アドレス信号７とカラム・アドレ
ス信号８はそれぞれロウ・アドレス・ストローブ入力１
３とカラム・アドレス・ストローブ入力１４によってア
ドレス・ラッチ６にラッｆされる。）、ニブル・モード
・リード動作が開始され、ロウ・デコーダ３とカラム・
デコーダ４によシメモリ・セル１中の４ビツトが選択さ
れる。次Ｋ、この４ビツトのデータはり−ド／ライト・
タイミング制御回路２０よシ送出されるデータ・ラッチ
制御信号１９によってデータ・ラッチ１１にラッチされ
る。その後、ラッチされたデータは従来のニブル・モー
ド・リード動作と同じタイミングで出力される。４ビツ
トのデータがデータ・ラッチＩＩＫラッチされた後メモ
リ・セル、１はニブル・モード・リード動作と独立に動
作できるので、ここで、リフレッシュ動作を行なう。

すなわち、４ビツトのデータがデータ・ラッチ１１にラ
ッチされると現在選択されているワード線９のメモリ・
セルをブリ・チャージした後、リフレッシュ・タイミン
グ制御回路２１よシ送出されるロウ・アドレス選択信号
１８１１′ｃよシ、リフレッシュ・カウンタ２８よ少入
力されるリフレッシュ・アドレスにロウ・アドレスを切
夛換える。これによシワード線９のうち１本が選択され
、選ばれたメモリ・セル１中の１列がセンス・アンプ２
にょリフレッシュされる。リフレッシュ動作が完了する
とりフレッシュ・タイミング制御回路２１はリフレッシ
ュ・カウンタ更新信号１７を送出し、リフレッシュ・カ
ウンタ２８の内容を＋１更新する。

以上説明したリフレッシュ動作のタイミングを第２図に
示す。

第２図に示すように１本発明によるリフレッシュ動作は
ニブル・モード・リード動作を実行している期間中に行
なうことができる。

〔発明の効果〕

以上説明したように、本発明はニプル・モード・アクセ
スを実行している際に、内部で自動的にリフレッシュ動
作を行なうようにしたものであシ、これにより、外部に
リフレッシュ動作を制御する回路を設ける必要がなくな
るという効果と、リフレッシュ動作によシデータのり一
ド／ライト動作が行なえないという欠点を除去できると
いう効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の内部構成図、第２図は第１
図の例のりフレノシェ動作のタイミング図、第３図は従
来のニプル・モード・アクセス機能を有するダイナミッ
クＲＡＭの内部構成例である。１・・・・・・メモリ・セル、２・・・・・・センス・
アップ、３・・・・・・ロウ・デコーダ、４・・・・・
・カラム・デコーダ、５・・・・・・アドレス入力、６
・・・・・・アドレス・ラッチ、７・−・・・・ロウ・
アドレス信号、８・・・・・・カラム・アドレス信号、
９・・・・・・ワード線、１ｏ・山・・ビット線、１１
・・・・・・データ・ラッチ、１２・山・・タイミング
制御回路、１３・・・・・・ロウ・アドレス・ストロー
ブ入力、１４・・・・・・カラム・アドレス・ストロー
ブ入力、１５・・・・・・リード／ライト制御入力、１
６・・・・・・アドレス・ラッチ制御信号、１７・・・
・・・リフレッシュ・カウンタ更新信号、１８・・・・
・・ロウ・アドレス選択信号、１９・・・・・・データ
・ラッチ制御信号、２ｏ・・・・・・リード／ライト・
タイミング制御回路、２１・・−・・・リフレッシュ・
タイミング制御回路、２２・・・・・・ニブル制御回路
、２３・・・・・・ニブル制御信号、２４・・・・・・
データ・セレクタ、２５・・・・・・入出力制御信号、
２６・・・・・・入出力バッファ、２７・・・・・・デ
ータ入出力、２８・・・・・・す７レツンユ・カウンタ
。第１　口

Claims

【特許請求の範囲】

ニプル・モード・アクセス機能を有するダイナミックＲ
ＡＭにおいて、リフレッシュ・カウンタとリフレッシュ
制御回路を備え、ニプル・モード・アクセスが実行され
ているときにリフレッシュ動作を自動的に実行する機能
を含むことを特徴とするダイナミックＲＡＭ。