JPS62169357A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62169357A JPS62169357A JP61010797A JP1079786A JPS62169357A JP S62169357 A JPS62169357 A JP S62169357A JP 61010797 A JP61010797 A JP 61010797A JP 1079786 A JP1079786 A JP 1079786A JP S62169357 A JPS62169357 A JP S62169357A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- emitter region
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract 2
- 239000002184 metal Substances 0.000 claims abstract 2
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 abstract description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置、特にその半導体基板に設けた接合
型容量に関するものである。
型容量に関するものである。
半導体基板に設ける容量としては、MOS型のものと接
合型のものがある。MOS型のものが一般的であるが、
製造方法の容易さから、接合型のものも多く用いられて
いる。
合型のものがある。MOS型のものが一般的であるが、
製造方法の容易さから、接合型のものも多く用いられて
いる。
第2図(a) 、 (b)&’;!それぞれ従来の半導
体基板に設けた接合型容量の一例を示す断面図、平面図
であハスにおいて1はP型半導体基板、2はN型埋込層
、3はN型エピタキシャル成長層。
体基板に設けた接合型容量の一例を示す断面図、平面図
であハスにおいて1はP型半導体基板、2はN型埋込層
、3はN型エピタキシャル成長層。
4はアイソレーション領域、5はベース領域のP型拡散
領域r 68−、6 bはそれぞれエミッタ領域、コ
レクタ領域のN型高濃度領域、7はアルミ金属膜である
。
領域r 68−、6 bはそれぞれエミッタ領域、コ
レクタ領域のN型高濃度領域、7はアルミ金属膜である
。
接合型容量は、NPNトランジスタの形成と同時に一つ
の島領域内に形成したベース領域5゜エミッタ領域6a
、 コレクタ領域6bによって構成する。
の島領域内に形成したベース領域5゜エミッタ領域6a
、 コレクタ領域6bによって構成する。
P型半導体基板1の上表面部分にN型埋込層2を選択拡
散し、上面にN型エピタキシャル成長層3を形成し、ア
イソレーション領域4を設けて各素子の島領域を分離す
る。
散し、上面にN型エピタキシャル成長層3を形成し、ア
イソレーション領域4を設けて各素子の島領域を分離す
る。
型エピタキシャル成長層3にそれぞれエミッタ領域、コ
レクタ領域のN型高濃度領域6 a、6bれぞれコンタ
クト窓を開けて、アルミ金属膜配線7を行なう。即ち、
従来の接合型容量では。
レクタ領域のN型高濃度領域6 a、6bれぞれコンタ
クト窓を開けて、アルミ金属膜配線7を行なう。即ち、
従来の接合型容量では。
N型領域3の電位を安定させるために、エミッタ領域6
aとコレクタ領域6bをアルミ金属膜7で短絡していた
。
aとコレクタ領域6bをアルミ金属膜7で短絡していた
。
従来の接合型容量は、上記のように構成されているので
、エミッタ領域6aとN所領域3間にリークが発生する
と、エミッタ領域6aとベース領域5間もリーク状態に
なり、接合容量が得られな(なるという問題があった。
、エミッタ領域6aとN所領域3間にリークが発生する
と、エミッタ領域6aとベース領域5間もリーク状態に
なり、接合容量が得られな(なるという問題があった。
リーク発生の原因としては次のようなことが考えられる
。
。
(1)ペース領域5を形成する工程において、拡散領域
の酸化膜を除去する際、ガラスマスクの傷や微小なごみ
等の異物付着があると、その部分の酸化膜が除去されず
、拡散においてその部分の下の領域が完全にP型になら
ず。
の酸化膜を除去する際、ガラスマスクの傷や微小なごみ
等の異物付着があると、その部分の酸化膜が除去されず
、拡散においてその部分の下の領域が完全にP型になら
ず。
リークが発生する。
叩 エミッタ領域6aを形成する工程において。
拡散領域の酸化膜を除去する際、ガラスマスクに傷や汚
れがあると、その部分の酸化膜が余分に除去されること
がある。この傷や汚れがベース領域5にあってN型領域
3とエミッタ領域6aにつながっていると、その部分が
N型領域となり、リークが発生する。
れがあると、その部分の酸化膜が余分に除去されること
がある。この傷や汚れがベース領域5にあってN型領域
3とエミッタ領域6aにつながっていると、その部分が
N型領域となり、リークが発生する。
本発明は、上記の欠点を改善するためになされたもので
、上記のようなリークが発生しても、接合容量が影響を
受けない半導体装置を提供することを目的とする。
、上記のようなリークが発生しても、接合容量が影響を
受けない半導体装置を提供することを目的とする。
上記目的を達成するために、従来の接合型容量において
、ペース領域に短絡していたコレクタ領域6bをエミッ
タ領域6aに短絡することとした。
、ペース領域に短絡していたコレクタ領域6bをエミッ
タ領域6aに短絡することとした。
第1図(al 、 (b)はそれぞれ本発明の一実施例
を示す断面図、平面図であり2図において各符号は第2
図ta+ 、 (blの同一符号と同一または相当する
部分を示す。
を示す断面図、平面図であり2図において各符号は第2
図ta+ 、 (blの同一符号と同一または相当する
部分を示す。
各領域の形成までは従来のものと全く同じである。ペー
ス領域5.エミッタ領域6a、コレクタ領域6bにそれ
ぞれコンタクト窓を開けて電極用のアルミ金属膜配線7
を行なう際、エミッタ領域6aをコレクタ領域6bに短
絡する。
ス領域5.エミッタ領域6a、コレクタ領域6bにそれ
ぞれコンタクト窓を開けて電極用のアルミ金属膜配線7
を行なう際、エミッタ領域6aをコレクタ領域6bに短
絡する。
電極用のアルミ金属膜7の配線を上記のようにすると、
エミッタ領域6aとN型領域3間にリークが発生しても
、接合容量は影響を受けることがない。
エミッタ領域6aとN型領域3間にリークが発生しても
、接合容量は影響を受けることがない。
また、接合容量として、従来のペース領域5とエミツタ
領域6a間のPN接合容量に、ペース領域5とN型領域
3間のPN接合容量が並列に加わることになり、同一容
量値のものを得る場合、接合面を小さくすることができ
、高集積化に有利となる。
領域6a間のPN接合容量に、ペース領域5とN型領域
3間のPN接合容量が並列に加わることになり、同一容
量値のものを得る場合、接合面を小さくすることができ
、高集積化に有利となる。
以上のように2本発明によれば、半導体基板に設ける接
合型容量においてN型エピタキシャル成長層とエミッタ
領域間にリークが発生しても、従来のもののように接合
容量が得られなくなるということがな(、製造歩留りが
向上するとともに、従来のものに比べ、高集積化に有利
となるという効果がある。
合型容量においてN型エピタキシャル成長層とエミッタ
領域間にリークが発生しても、従来のもののように接合
容量が得られなくなるということがな(、製造歩留りが
向上するとともに、従来のものに比べ、高集積化に有利
となるという効果がある。
第1図(a) 、 (blはそれぞれ本発明の一実施例
を示す断面図、平面図、第2図(al 、 +blはそ
れぞれ従来の半導体基板に設けた接合型容量を示す断面
図、平面図である。 1・・・P型半導体基板、2・・・N型埋込層、3・・
・N型エピタキシャル成長層、4・・・アイツレ−7ヨ
ン領域、5・・・ペース領域、6a・・・エミッタ領!
、6b・・・コレクタ領域、7・・・アルミ金属膜。
を示す断面図、平面図、第2図(al 、 +blはそ
れぞれ従来の半導体基板に設けた接合型容量を示す断面
図、平面図である。 1・・・P型半導体基板、2・・・N型埋込層、3・・
・N型エピタキシャル成長層、4・・・アイツレ−7ヨ
ン領域、5・・・ペース領域、6a・・・エミッタ領!
、6b・・・コレクタ領域、7・・・アルミ金属膜。
Claims (1)
- 一つの島領域内にトランジスタの各領域形成と同時に形
成したベース領域、エミッタ領域、コレクタ領域によっ
て接合型容量を設ける半導体装置において、エミッタ領
域とコレクタ領域を金属膜配線で短絡したことを特徴と
する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61010797A JPS62169357A (ja) | 1986-01-21 | 1986-01-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61010797A JPS62169357A (ja) | 1986-01-21 | 1986-01-21 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62169357A true JPS62169357A (ja) | 1987-07-25 |
Family
ID=11760332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61010797A Pending JPS62169357A (ja) | 1986-01-21 | 1986-01-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62169357A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5489976A (en) * | 1994-04-08 | 1996-02-06 | Ricoh Company, Ltd. | Toner replenishing device for a developing device of an image forming apparatus |
-
1986
- 1986-01-21 JP JP61010797A patent/JPS62169357A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5489976A (en) * | 1994-04-08 | 1996-02-06 | Ricoh Company, Ltd. | Toner replenishing device for a developing device of an image forming apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62226659A (ja) | 半導体装置 | |
JPS62169357A (ja) | 半導体装置 | |
JP2780896B2 (ja) | 半導体集積回路の製造方法 | |
JPH0319267A (ja) | 半導体集積回路装置 | |
JPS63199454A (ja) | 半導体装置 | |
JP2520473B2 (ja) | 半導体集積回路 | |
JPH0271514A (ja) | 半導体装置の製造方法 | |
JPH03175486A (ja) | 薄膜トランジスタ基板 | |
JPH03155659A (ja) | 半導体装置 | |
JP2724707B2 (ja) | ブリッジ・メタル構造物を持つダイを有する半導体ウェーハおよびその製造方法 | |
JPH05206485A (ja) | ダイオードブリッジ装置 | |
JPS59138360A (ja) | 容量結合バツフア素子 | |
JPH01295461A (ja) | 半導体装置の製造方法 | |
JPS60164334A (ja) | 半導体集積回路 | |
JPS6124825B2 (ja) | ||
JPH065793A (ja) | 半導体装置の製造方法 | |
JPS6022358A (ja) | 半導体集積回路装置 | |
JPH0642486B2 (ja) | 半導体装置及びその製造方法 | |
JPS62263669A (ja) | 半導体装置 | |
JPS62274655A (ja) | 半導体装置 | |
JPH0434313B2 (ja) | ||
JPS63246842A (ja) | 半導体集積回路 | |
JPS62261167A (ja) | 半導体装置 | |
JPS60137052A (ja) | 半導体集積回路用容量 | |
JPS63181475A (ja) | 接合型電界効果トランジスタ |