JPS62162174A - 画像メモリ制御装置 - Google Patents
画像メモリ制御装置Info
- Publication number
- JPS62162174A JPS62162174A JP327786A JP327786A JPS62162174A JP S62162174 A JPS62162174 A JP S62162174A JP 327786 A JP327786 A JP 327786A JP 327786 A JP327786 A JP 327786A JP S62162174 A JPS62162174 A JP S62162174A
- Authority
- JP
- Japan
- Prior art keywords
- image memory
- data
- coordinate
- circuit
- generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Processing Or Creating Images (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、画像メモリを有するディスプレイ装置におい
て、図形発生装置より発生した図形データを、画像メモ
リへ高速描画する方式に関する。
て、図形発生装置より発生した図形データを、画像メモ
リへ高速描画する方式に関する。
従来この種のディスプレイ装置として、第５図に示す構
成が知られている。第５図において、１はホストよシの
命令に応じた図形を発生する図形発生装置、２は画像メ
モリの入出力制御部、５は画像メモリ、４は表示用スキ
ャンアドレス発生凰５は画像メモリより読み出した表示
用データを処理する部分（表示用データ処理部）、６は
ＣＲＴモニタ、７は描画用Ｘ、Ｙ座標、８は描画用デー
タ、９は描画制御信号、１０は表示用Ｘ、Ｙ座標、１１
は画像メモリアドレス、１２は画像メモリ制御信号、１
３は画像メモリデータバス、１４はＣＲＴ表示データで
ある。
成が知られている。第５図において、１はホストよシの
命令に応じた図形を発生する図形発生装置、２は画像メ
モリの入出力制御部、５は画像メモリ、４は表示用スキ
ャンアドレス発生凰５は画像メモリより読み出した表示
用データを処理する部分（表示用データ処理部）、６は
ＣＲＴモニタ、７は描画用Ｘ、Ｙ座標、８は描画用デー
タ、９は描画制御信号、１０は表示用Ｘ、Ｙ座標、１１
は画像メモリアドレス、１２は画像メモリ制御信号、１
３は画像メモリデータバス、１４はＣＲＴ表示データで
ある。
第５図に示すようなＸ、Ｙ直交座標系画面メモリを持つ
ラスクスキャンＣＲＴディスプレイ装置け、ホストより
各種の図形発生命令が図形発生装置１に伝えられると、
命令に応じた図形のピクセルデータが発生され、そのデ
ータの描画すべきＸ、Ｙ座標とともに画像メモリ入出力
制御部２へ送られて画像メモリ３に描画される。
ラスクスキャンＣＲＴディスプレイ装置け、ホストより
各種の図形発生命令が図形発生装置１に伝えられると、
命令に応じた図形のピクセルデータが発生され、そのデ
ータの描画すべきＸ、Ｙ座標とともに画像メモリ入出力
制御部２へ送られて画像メモリ３に描画される。
第６図（Ａ）のようにＣＲＴモニタ表示面１３は、Ｘ。
Ｙ直交座標系を持ち、各交点はＣＲＴモニタ表示面１３
上のピクセルに対応するっ 第６図（Ｂ）のように画像
メモリ６は、ＣＲＴモニタ表示面１６の座標のＸ座標を
逆にとった方向に割り付けられ、ＣＲＴモニタ表示面１
３の座標交点群以上の交点群を持ち、各交点は記憶素子
により構成される。画像メモリ３へのアクセス（読み出
し、書き込み）ばＸ座標に平行で、Ｘ座標方向の幅が１
交点の領域に＠６図（、Ｒ）の１６の方向で、１交点、
或は複数交点単位でアクセスが行われるのが通常である
。画像メモリ３内の図形データのＣＲＴモニタ表示面１
３への表示は、画像メモリ６を第６図（７１？）の′１
５゛の方向で頂次読み出し、ＣＲＴモニタ表示面１３に
第６図（Ａ＞′１４゛の方向にスキャンしながら表示動
作を行わせる１、 価１象メモリのアクセスは、画像メモリ３が入出力ボー
トを１組持つ’ＲＡＮＤＯＭ ＡＣＣＥＳＳ ＭＥ２ｖ
ｆＯＲＹ’で構成されている場合、第７図の水平表示信
号１８、垂直表示信号２１でぢ（、定されるＣＲＴモニ
タ表示期間中は、ＣＦ？Ｔモニタへの表示用データの読
み出しサイクルと、“ＲＡＮＤＯＭ ” な読み出し
／書き込みサイクルが交互に割り当てられ、その他の期
間は’ＲＡＮＤＯＭ ’な読み出し／書き込み等のサイ
クルとするのが一般的である（第７図１９参照） 第８図が従来の画像メモリ入出力制間部２のブロック図
である。まず、図形発生装置ｉが図形描画を行う場合は
、レジスタ２４に画像メモリ３内の描画すべきＸ、Ｘ座
標７を、バッファー２３に描画データ８を、画像メモリ
制御同格３０に画像データの書き換え（ＡＮＤ 、ＯＲ
、ＮＯＴ 、ＥＸＯＲ等）選択信号、描画データが１ビ
クセルデータ（直線１曲線等の描画時）か複数ピクセル
データ（昌０ターン描画時）かの判別信号、画像メモリ
への書き込み動作でちることを示す信号９をそれぞれ入
力する。レジスタ２５内のＸ、Ｘ座標は、表示読み出し
Ｘ、Ｘ座標と図形発生装置１がアクセスするＸ、Ｘ座標
のセレクタ２６を通り、画像メモリアドレスバスを介し
て画像メモリ３に供給され、画像メモリ６内の対応した
データがデータバス１３を介してレジスタ２８に取り込
まれる。レジスタ２８のデータは、バッファ２３の描画
データとリード・モデファイ・ライト回路２７に入力さ
れ、書き換え（ＡＮＤ、ＯＲ，ＮＯＴ、ＥＸＯＲ等）処
理された後、レジスタ２９全通して再び画像メモリ３内
に書き込まれる。この際、描画データが１ビクセルデー
タの場合、描画データのどのピクセルが有効かどうかの
判別信号１２が、画４１．メモリ制御回路３０から画像
メモリ３に供給される。図形発生装置１が画像メモリ６
内のデータを読み込む場合は、画像メモリ制御回路６０
に、画像メモリ３の読み込み動作であることを示τ信号
を入力し、図形描画と同様にレジスタ２８に取り込まれ
たデータを、バッファ２′５を通して読み込みが行われ
る。
上のピクセルに対応するっ 第６図（Ｂ）のように画像
メモリ６は、ＣＲＴモニタ表示面１６の座標のＸ座標を
逆にとった方向に割り付けられ、ＣＲＴモニタ表示面１
３の座標交点群以上の交点群を持ち、各交点は記憶素子
により構成される。画像メモリ３へのアクセス（読み出
し、書き込み）ばＸ座標に平行で、Ｘ座標方向の幅が１
交点の領域に＠６図（、Ｒ）の１６の方向で、１交点、
或は複数交点単位でアクセスが行われるのが通常である
。画像メモリ３内の図形データのＣＲＴモニタ表示面１
３への表示は、画像メモリ６を第６図（７１？）の′１
５゛の方向で頂次読み出し、ＣＲＴモニタ表示面１３に
第６図（Ａ＞′１４゛の方向にスキャンしながら表示動
作を行わせる１、 価１象メモリのアクセスは、画像メモリ３が入出力ボー
トを１組持つ’ＲＡＮＤＯＭ ＡＣＣＥＳＳ ＭＥ２ｖ
ｆＯＲＹ’で構成されている場合、第７図の水平表示信
号１８、垂直表示信号２１でぢ（、定されるＣＲＴモニ
タ表示期間中は、ＣＦ？Ｔモニタへの表示用データの読
み出しサイクルと、“ＲＡＮＤＯＭ ” な読み出し
／書き込みサイクルが交互に割り当てられ、その他の期
間は’ＲＡＮＤＯＭ ’な読み出し／書き込み等のサイ
クルとするのが一般的である（第７図１９参照） 第８図が従来の画像メモリ入出力制間部２のブロック図
である。まず、図形発生装置ｉが図形描画を行う場合は
、レジスタ２４に画像メモリ３内の描画すべきＸ、Ｘ座
標７を、バッファー２３に描画データ８を、画像メモリ
制御同格３０に画像データの書き換え（ＡＮＤ 、ＯＲ
、ＮＯＴ 、ＥＸＯＲ等）選択信号、描画データが１ビ
クセルデータ（直線１曲線等の描画時）か複数ピクセル
データ（昌０ターン描画時）かの判別信号、画像メモリ
への書き込み動作でちることを示す信号９をそれぞれ入
力する。レジスタ２５内のＸ、Ｘ座標は、表示読み出し
Ｘ、Ｘ座標と図形発生装置１がアクセスするＸ、Ｘ座標
のセレクタ２６を通り、画像メモリアドレスバスを介し
て画像メモリ３に供給され、画像メモリ６内の対応した
データがデータバス１３を介してレジスタ２８に取り込
まれる。レジスタ２８のデータは、バッファ２３の描画
データとリード・モデファイ・ライト回路２７に入力さ
れ、書き換え（ＡＮＤ、ＯＲ，ＮＯＴ、ＥＸＯＲ等）処
理された後、レジスタ２９全通して再び画像メモリ３内
に書き込まれる。この際、描画データが１ビクセルデー
タの場合、描画データのどのピクセルが有効かどうかの
判別信号１２が、画４１．メモリ制御回路３０から画像
メモリ３に供給される。図形発生装置１が画像メモリ６
内のデータを読み込む場合は、画像メモリ制御回路６０
に、画像メモリ３の読み込み動作であることを示τ信号
を入力し、図形描画と同様にレジスタ２８に取り込まれ
たデータを、バッファ２′５を通して読み込みが行われ
る。
尚、ＣＲＴモニタへの表示用読み出しは、表示Ｘ、Ｙ座
標レジスタ２５内のＸ、Ｘ座標がＸ、Ｘ座標セレクタ２
６を通し、画像メモリ乙に供給され、読み出したデータ
が表示用データ処理部５（第５図）に送れれるっ 〔発明が解決しようとする問題点〕 以上述べてきたような構成をとるＣＲＴデイスプ１／イ
装置において、図形発生装置１が、直線２曲線等を画像
メモリ３に描画する場合、直線１曲線等の描画手順が第
９図に示すように、あるピクセルから次のピクセルに移
動する際、Ｘ、Ｘ座標上を任意の８方向をとるため、画
像メモリ３のアクセスがＸｌ１１１と水平な方向だけの
方式では、１回の画像メモリ３のアクセスで１ピクセル
だけしか１苗画できない。したがって、図形発生装置１
０図形発生速度が、画像メモリ６のアクセス速度に制約
され、どうしても高速に図形を発生できないという欠点
がある。
標レジスタ２５内のＸ、Ｘ座標がＸ、Ｘ座標セレクタ２
６を通し、画像メモリ乙に供給され、読み出したデータ
が表示用データ処理部５（第５図）に送れれるっ 〔発明が解決しようとする問題点〕 以上述べてきたような構成をとるＣＲＴデイスプ１／イ
装置において、図形発生装置１が、直線２曲線等を画像
メモリ３に描画する場合、直線１曲線等の描画手順が第
９図に示すように、あるピクセルから次のピクセルに移
動する際、Ｘ、Ｘ座標上を任意の８方向をとるため、画
像メモリ３のアクセスがＸｌ１１１と水平な方向だけの
方式では、１回の画像メモリ３のアクセスで１ピクセル
だけしか１苗画できない。したがって、図形発生装置１
０図形発生速度が、画像メモリ６のアクセス速度に制約
され、どうしても高速に図形を発生できないという欠点
がある。
そこで、本発明は、前述の欠点を除去し、直線。
曲線等の描画において、画像メモリの１回のアクセスで
、数ビクセルを描画できる装置を提供すること（でより
、直線２曲線等を高速に１苗画できるようにすることを
目的とする。
、数ビクセルを描画できる装置を提供すること（でより
、直線２曲線等を高速に１苗画できるようにすることを
目的とする。
本発明は、画像メモリと図形発生装置間に一時記憶装置
を設けることにより、画像メモリと図形発生装置を非同
期で動作させ、直線２曲線等の図形を高速に画像メモリ
に描画できる画像メモリ制御方式を提供する。
を設けることにより、画像メモリと図形発生装置を非同
期で動作させ、直線２曲線等の図形を高速に画像メモリ
に描画できる画像メモリ制御方式を提供する。
第１図に本発明の実施例を示す。図形発生装置１が１ピ
クセルデータの描画（直線９曲線等）を行う場合は、第
８図の動作と同様に画像メモリから画像データがレジス
タ２８に読み込まれてくる。
クセルデータの描画（直線９曲線等）を行う場合は、第
８図の動作と同様に画像メモリから画像データがレジス
タ２８に読み込まれてくる。
この時、第８図の従来の方式では、第２図４１のように
Ｘ座標方向に平行な画像データであったが、本発明の方
式では第２図４０のような、ある特定な間隔で割り当て
られた、Ｘ座標方向に４、Ｘ座標方向に４の１６交点の
領域の画像データがレジスタ２８に読み込まれる。
Ｘ座標方向に平行な画像データであったが、本発明の方
式では第２図４０のような、ある特定な間隔で割り当て
られた、Ｘ座標方向に４、Ｘ座標方向に４の１６交点の
領域の画像データがレジスタ２８に読み込まれる。
一時記憶回路３４は、第３図に示されるように、Ｘ座標
方向に４、Ｘ座標方向に４の１６交点の領域を持ってお
シ、図形発生装置１より出力された画像メモリ３に描画
すべきＸ、Ｙ座標を一時記憶座標指定回路３３によりデ
コードされた信号により駆動される。図形発生装置１は
、順次描画Ｘ、Ｙ座標と１ピクセルデータを出力し、一
時記憶回路５４に記憶していく。第５図の４５のＸ、Ｙ
座標から４４の座標に移動するように、一時記憶回路５
４の領域外に移動した時点で、一時記憶回路３４内のデ
ータは、補助記憶回路３５へ移動する。また、一時記憶
回路３４はデータ移動後クリアされ、次のピクセルデー
タが送られてくるのを待つ。補助記憶回路５５のデータ
は、レジスタ２８に読み込まれた画像データと共に１
リード・モディファイ・ライト回路２７に入力され、画
像メモリ制御回路３７よシ出力される書き換え選択信号
によシ、第８図の動作同様処理され、画像ライト・デー
タ・レジスタ２９を経て再び読み出し動作を行った領域
に喋画される。以上の動作が１画が終わるまで繰り返し
行われる。
方向に４、Ｘ座標方向に４の１６交点の領域を持ってお
シ、図形発生装置１より出力された画像メモリ３に描画
すべきＸ、Ｙ座標を一時記憶座標指定回路３３によりデ
コードされた信号により駆動される。図形発生装置１は
、順次描画Ｘ、Ｙ座標と１ピクセルデータを出力し、一
時記憶回路５４に記憶していく。第５図の４５のＸ、Ｙ
座標から４４の座標に移動するように、一時記憶回路５
４の領域外に移動した時点で、一時記憶回路３４内のデ
ータは、補助記憶回路３５へ移動する。また、一時記憶
回路３４はデータ移動後クリアされ、次のピクセルデー
タが送られてくるのを待つ。補助記憶回路５５のデータ
は、レジスタ２８に読み込まれた画像データと共に１
リード・モディファイ・ライト回路２７に入力され、画
像メモリ制御回路３７よシ出力される書き換え選択信号
によシ、第８図の動作同様処理され、画像ライト・デー
タ・レジスタ２９を経て再び読み出し動作を行った領域
に喋画される。以上の動作が１画が終わるまで繰り返し
行われる。
図形発生装置１が、画像メモリ３内のデータを読み込む
場合、及び複数ピクセルデータを描画する場合は、第２
図の４０．４１の両方の領域にアクセスが行われる。
場合、及び複数ピクセルデータを描画する場合は、第２
図の４０．４１の両方の領域にアクセスが行われる。
第４図は、一時記憶回路の詳細な構成である。
４５の１ピクセルデータは描画座標ＸＯ、Ｘｌ 、Ｘ２
、Ｘ３゜ＹＯ、Ｙｌ 、Ｙ２ 、Ｙ３ のマトリック
スにより、１６交点の中から選ばれた１交点に対応する
記憶素子に記憶される。一時記憶回路３４の出力は入力
にフィードバックされているため、アクセスを連続して
も、前のデータが消えることはない。一時記憶回路３４
の領域外に描画アドレスが出た時点で記憶データは４６
を通って次段の補助記憶回路５５に送られた鏝、一時記
憶回路６４はリセットされる。
、Ｘ３゜ＹＯ、Ｙｌ 、Ｙ２ 、Ｙ３ のマトリック
スにより、１６交点の中から選ばれた１交点に対応する
記憶素子に記憶される。一時記憶回路３４の出力は入力
にフィードバックされているため、アクセスを連続して
も、前のデータが消えることはない。一時記憶回路３４
の領域外に描画アドレスが出た時点で記憶データは４６
を通って次段の補助記憶回路５５に送られた鏝、一時記
憶回路６４はリセットされる。
以上、実施例を説明したが、本発明は特許請求の範囲内
で種々変更可能である。
で種々変更可能である。
以上のように、本発明によれば、画像メモリと図形発生
装置間に、Ｘ、Ｙ直交座標系をもつ、Ｘ座４Ｔ、ｌ＋方
向に例えば４、Ｘ座標方向に例えば４の一時記憶回路を
設け、図形発生装置は、この一時記憶回路に描画座標が
、一時記憶回路の座標外に出るまで書き込みを行ない、
外に出た時点で、画像メモリに・画側する。以上のこと
により、低速な画像メモリをアクセスする回数を減らし
、かつ、図形発生装置は、高速な一時記憶回路にアクセ
スを行うことで、直線２曲線等の図形を従来よυも数倍
の速度で、画像メモリに描画できるという効果が得られ
る。
装置間に、Ｘ、Ｙ直交座標系をもつ、Ｘ座４Ｔ、ｌ＋方
向に例えば４、Ｘ座標方向に例えば４の一時記憶回路を
設け、図形発生装置は、この一時記憶回路に描画座標が
、一時記憶回路の座標外に出るまで書き込みを行ない、
外に出た時点で、画像メモリに・画側する。以上のこと
により、低速な画像メモリをアクセスする回数を減らし
、かつ、図形発生装置は、高速な一時記憶回路にアクセ
スを行うことで、直線２曲線等の図形を従来よυも数倍
の速度で、画像メモリに描画できるという効果が得られ
る。
第１図は、本発明の画像メモリ入出力制御部ブロック図
。 第２図は、画像メモリ内のデータの切り出し方の説明図
、 第３図は、一時記憶回路の動作例を示す図、第４図は、
一時記憶回路とその１駆動回路を示す図、 第５図は、一般的なグラフィックＣＲＴディスプレイ装
置の構成図。 第６図（Ａ）、 （Ｂ）は、それぞれ画像メモリの座標
割り付けと、ＣＲＴモニタのスキャンの方向を示す図、 第７図は、画像メモリサイクルを示す図、第８図は、従
来の画像メモリ入出力制御部ブロック図。 第９図は、直線２曲線の発生手順の説明図、である。 １：図形発生装置 ２：画像メモリ入出力制御部 ３：画像メモリ ４：表示用スキャン座標発生部 ５：表示用データ処理部 ６ ： ＣＲＴモニタ ７：布画用Ｘ、Ｙ座標 ８：描画用データ ９：描画制御信号 １０：表示用Ｘ、Ｙ座標 １１：画像メモリアドレスバス １２：画像メモリ制御信号 １６：画像メモリデータバス １４ ： ＣＲＴ表示データ ｉ５ ： ＣＫＩ’モニタへの表示用読み出し方向１６
：画像メモリのアクセス方向 １７；水平同期信号 １８：水平表示信号 １９：画像メモリサイクル ２３：（描画データ）バッファー ２４：（描画Ｘ、Ｙ座標）レジスタ ２５：（表示Ｘ、Ｙ直交座標）レジスタ２６ ： （画
像メモリアドレス）セレクタ２７：リード・モディファ
イ・ライト回路２８：（画像リード・データ）・レジス
タ２９：（画像ライト・データ）・レジスタ３０二画像
メモリ匍制御回路 ５１：座標交点 ３２：ピクセル ３５ニ一時記憶座標指定回路 ３４ニ一時記憶回路 ３５：補助記憶回路 ３６：（描画データ）セレクター ３７；画像メモリ制御回路 ６８二醐画制御信号 ３９：画像メモリ交点 ４０：特定の４×４領域 ４１：特定の１×１６領域 ４２：４画開始交点 ４３ニ一時記憶回路の最後の交点 ４４ニ一時記憶回路の領域外 ４５：描画１ピクセルデータ ４６：４Ｘ４描画データ 特許出願人 富士７アコム制御株式会社代理人 弁琥士
玉 穐久五部（外２名）Ｘ序項 画像メ七り内のテ゛−夕の切出しと示す２第２図 −Ｂ４記憶回路の動作９１と示す２ 第 ３ 図 ｎ雪ｎ１ｍヨｍ 画像メモリの座標割り付けとＣＲＴモニタのスキャン方
向を示す２第６図 面像メモリサイクルを示す図 第 ７ 図 Ｘ座譚 直線１曲線の発生子ｊ頃と示す図 第９図
。 第２図は、画像メモリ内のデータの切り出し方の説明図
、 第３図は、一時記憶回路の動作例を示す図、第４図は、
一時記憶回路とその１駆動回路を示す図、 第５図は、一般的なグラフィックＣＲＴディスプレイ装
置の構成図。 第６図（Ａ）、 （Ｂ）は、それぞれ画像メモリの座標
割り付けと、ＣＲＴモニタのスキャンの方向を示す図、 第７図は、画像メモリサイクルを示す図、第８図は、従
来の画像メモリ入出力制御部ブロック図。 第９図は、直線２曲線の発生手順の説明図、である。 １：図形発生装置 ２：画像メモリ入出力制御部 ３：画像メモリ ４：表示用スキャン座標発生部 ５：表示用データ処理部 ６ ： ＣＲＴモニタ ７：布画用Ｘ、Ｙ座標 ８：描画用データ ９：描画制御信号 １０：表示用Ｘ、Ｙ座標 １１：画像メモリアドレスバス １２：画像メモリ制御信号 １６：画像メモリデータバス １４ ： ＣＲＴ表示データ ｉ５ ： ＣＫＩ’モニタへの表示用読み出し方向１６
：画像メモリのアクセス方向 １７；水平同期信号 １８：水平表示信号 １９：画像メモリサイクル ２３：（描画データ）バッファー ２４：（描画Ｘ、Ｙ座標）レジスタ ２５：（表示Ｘ、Ｙ直交座標）レジスタ２６ ： （画
像メモリアドレス）セレクタ２７：リード・モディファ
イ・ライト回路２８：（画像リード・データ）・レジス
タ２９：（画像ライト・データ）・レジスタ３０二画像
メモリ匍制御回路 ５１：座標交点 ３２：ピクセル ３５ニ一時記憶座標指定回路 ３４ニ一時記憶回路 ３５：補助記憶回路 ３６：（描画データ）セレクター ３７；画像メモリ制御回路 ６８二醐画制御信号 ３９：画像メモリ交点 ４０：特定の４×４領域 ４１：特定の１×１６領域 ４２：４画開始交点 ４３ニ一時記憶回路の最後の交点 ４４ニ一時記憶回路の領域外 ４５：描画１ピクセルデータ ４６：４Ｘ４描画データ 特許出願人 富士７アコム制御株式会社代理人 弁琥士
玉 穐久五部（外２名）Ｘ序項 画像メ七り内のテ゛−夕の切出しと示す２第２図 −Ｂ４記憶回路の動作９１と示す２ 第 ３ 図 ｎ雪ｎ１ｍヨｍ 画像メモリの座標割り付けとＣＲＴモニタのスキャン方
向を示す２第６図 面像メモリサイクルを示す図 第 ７ 図 Ｘ座譚 直線１曲線の発生子ｊ頃と示す図 第９図
Claims (1)
- Ｘ、Ｙ直交座標系を持つ画像メモリへ、図形のピクセル
座標群により、図形データを描画する際、所用の大きさ
で、Ｘ、Ｙ直交座標系を持つ一時記憶装置に該図形デー
タを一旦記憶させ、該一時記憶装置の座標範囲外に図形
のピクセル座標が移動した時点で、画像メモリに描画動
作を行うことを特徴とする画像メモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP327786A JPS62162174A (ja) | 1986-01-10 | 1986-01-10 | 画像メモリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP327786A JPS62162174A (ja) | 1986-01-10 | 1986-01-10 | 画像メモリ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62162174A true JPS62162174A (ja) | 1987-07-18 |
| JPH0584943B2 JPH0584943B2 (ja) | 1993-12-03 |
Family
ID=11552935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP327786A Granted JPS62162174A (ja) | 1986-01-10 | 1986-01-10 | 画像メモリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62162174A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60227292A (ja) * | 1984-04-26 | 1985-11-12 | 三菱電機株式会社 | 高速フレームバッファメモリ装置 |
-
1986
- 1986-01-10 JP JP327786A patent/JPS62162174A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60227292A (ja) * | 1984-04-26 | 1985-11-12 | 三菱電機株式会社 | 高速フレームバッファメモリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0584943B2 (ja) | 1993-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0433373A1 (en) | EFFECTIVE METHOD FOR UPDATING A TIME INTERLOCKING WORKING SINGLE-GATE Z-BUFFER. | |
| KR100328424B1 (ko) | 고속카피수단을갖는프레임버퍼를구성하기위한방법및장치 | |
| JPH0355832B2 (ja) | ||
| KR910000203B1 (ko) | 화상처리장치 | |
| US6992673B2 (en) | Memory access device, semiconductor device, memory access method, computer program and recording medium | |
| JPS62162174A (ja) | 画像メモリ制御装置 | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| JPS60107181A (ja) | イメ−ジ処理装置 | |
| JPH0229834A (ja) | 画像処理装置 | |
| JPH02270083A (ja) | 図形ぬりつぶし方法 | |
| JPH04278652A (ja) | 図形描画装置及びそのメモリアクセス方式 | |
| JPS63304293A (ja) | 表示メモリ制御回路 | |
| JPH0528399B2 (ja) | ||
| JP2761220B2 (ja) | 三次元図形表示システム | |
| JPH0581948B2 (ja) | ||
| JPH0346826B2 (ja) | ||
| JPH0528397B2 (ja) | ||
| JPH07118006B2 (ja) | 画像処理装置 | |
| JP2003195847A (ja) | グラフィック処理装置 | |
| JPH0528398B2 (ja) | ||
| JPH02308381A (ja) | 多角形塗り潰し方式 | |
| JPH07146932A (ja) | 画像表示装置 | |
| JPS6213690B2 (ja) | ||
| JPH03144778A (ja) | 画像メモリ装置 | |
| JPH0765198A (ja) | 画像メモリ装置 |