JPS62159907A - モノリシツクマイクロ波増幅器 - Google Patents
モノリシツクマイクロ波増幅器Info
- Publication number
- JPS62159907A JPS62159907A JP179286A JP179286A JPS62159907A JP S62159907 A JPS62159907 A JP S62159907A JP 179286 A JP179286 A JP 179286A JP 179286 A JP179286 A JP 179286A JP S62159907 A JPS62159907 A JP S62159907A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- monolithic microwave
- resistors
- amplifier
- electric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マイクロ波を増幅するモノリシックマイク
ロ波増幅器に関するものである。
ロ波増幅器に関するものである。
第3図に、この種モノリシックマイクロ波増幅器を示す
図で、特に帰還増幅器の構成を示すものである。図にお
いて、filは入力端(2)と出力端(31との間に設
けられた利得AのFFtT 、 +41はこのFET
(IIと並列に設けられた利得Bの帰還回路で、これら
FET ill及び帰還回路(41でs載された帰還増
幅器全体の利得GはG−A/(1−AB)となるもので
ある。
図で、特に帰還増幅器の構成を示すものである。図にお
いて、filは入力端(2)と出力端(31との間に設
けられた利得AのFFtT 、 +41はこのFET
(IIと並列に設けられた利得Bの帰還回路で、これら
FET ill及び帰還回路(41でs載された帰還増
幅器全体の利得GはG−A/(1−AB)となるもので
ある。
第4図はこの様な帰還増幅器を半導体基板に形成した時
の具体的なプロット図で、図に示すようにFIT fi
lはゲート+51 、ソース(6)及びドレイン(7)
で構成され、帰還回路(41は入力側整合回路(8)か
ら出力側整合回路(9)にかけて、抵抗部(lO)とキ
ャパシタαBがマイクロストリップ線路(6)により直
列に接続されている。
の具体的なプロット図で、図に示すようにFIT fi
lはゲート+51 、ソース(6)及びドレイン(7)
で構成され、帰還回路(41は入力側整合回路(8)か
ら出力側整合回路(9)にかけて、抵抗部(lO)とキ
ャパシタαBがマイクロストリップ線路(6)により直
列に接続されている。
以上の様に85yされたモノリシックマイクロ波増幅器
における抵抗部(lO)は従来第5図(m)に示すよう
に不純物拡散抵抗(至)と電極a4からなっている。
における抵抗部(lO)は従来第5図(m)に示すよう
に不純物拡散抵抗(至)と電極a4からなっている。
ところで、一般にモノリシックマイクロ波増幅器におい
ては□、@6図の工程図に示すように、集積回路チップ
製作後、その電気的特性を測定し、製作したチップの電
気的特性の修正が必要な場合は、帰還回路中の不純物拡
散抵抗α3及び電極α饗の大きさまたは形状を修正する
ため、〔第5図にその一例を示す、第5図(a)から第
5図(b)へ、またはその逆への修正が有る。〕不不純
物拡散抵抗至)及び電極α4形成用のマスクを変更して
、新たに抵抗部形成の工程から集積回路チップを製作し
直した。
ては□、@6図の工程図に示すように、集積回路チップ
製作後、その電気的特性を測定し、製作したチップの電
気的特性の修正が必要な場合は、帰還回路中の不純物拡
散抵抗α3及び電極α饗の大きさまたは形状を修正する
ため、〔第5図にその一例を示す、第5図(a)から第
5図(b)へ、またはその逆への修正が有る。〕不不純
物拡散抵抗至)及び電極α4形成用のマスクを変更して
、新たに抵抗部形成の工程から集積回路チップを製作し
直した。
従来のモノリシックマイクロ波増幅器は以上のようにs
−峻されているので、電気的特性を修正するためには、
抵抗部形状の工程からやり直さなければならず、その為
、時間的損失及び修正の為のコストが高くなるという問
題点があった。
−峻されているので、電気的特性を修正するためには、
抵抗部形状の工程からやり直さなければならず、その為
、時間的損失及び修正の為のコストが高くなるという問
題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、電気的特性の修正が容易に行なえるモノリシ
ックマイクロ波増幅器を得ることを目的とする。
たもので、電気的特性の修正が容易に行なえるモノリシ
ックマイクロ波増幅器を得ることを目的とする。
5 〔問題癲を解決するための手段〕
この発明に係るそノリシックマイクロ波増幅器は、増幅
回路に接続される抵抗部を、各々独立した複数の抵抗体
と、これら複数の抵抗体を選択的に接続する電気接続線
とに“より構成したものである。
回路に接続される抵抗部を、各々独立した複数の抵抗体
と、これら複数の抵抗体を選択的に接続する電気接続線
とに“より構成したものである。
この発明におけるモノリシックマイクロ波増幅器は、抵
抗部が複数の抵抗体により構成されているため、抵抗値
を変更する場合には、電気接続線の上P抵抗体への接続
状態を変更するだけで良い。
抗部が複数の抵抗体により構成されているため、抵抗値
を変更する場合には、電気接続線の上P抵抗体への接続
状態を変更するだけで良い。
〔実施例〕 □
以下、この発明の」実施例を図にらいて説明する。第1
図は第4図の抵抗部(101K相当する部分のitを示
す図で、図において、(イ)、@、@は半導体基板に各
々独立して設けられた3個の不純物拡散抵抗、(2)、
(財)、(イ)は各々不純物拡散抵抗(ホ)、6!η。
図は第4図の抵抗部(101K相当する部分のitを示
す図で、図において、(イ)、@、@は半導体基板に各
々独立して設けられた3個の不純物拡散抵抗、(2)、
(財)、(イ)は各々不純物拡散抵抗(ホ)、6!η。
(2)K投けられた電極で、これらの電極(至)、6!
4 、に)にはマイクロストリップ線路(イ)が選択的
に接続されでいる。
4 、に)にはマイクロストリップ線路(イ)が選択的
に接続されでいる。
次に、第1図の装置回路の抵抗部(10)の平面図及び
第2図の工程図を用いて、本モノリシックマイクロ波増
幅器の電気的特性の修正方法について説明する。第2M
に示すように、増幅器のチップ製造後、電気的特性を測
定した結果、この電気的特性に修正の必要性が生じた場
合、すでに帰還回路の抵抗部(lO)が複数形成されて
いるため必要な抵抗部と配線できるように配線パターン
形成用マスクを変更して配線パターン形成から再□製作
することで容易に電気的特性の修正が実施でき、従来の
製造1稈のように不純物拡散抵抗(ホ)、 61!1)
、 @及び電極(至)、(財)、Hのマスクを変更し
て抵抗体形成からやり直す必要がな(、作業時間の短縮
化が図れる。
第2図の工程図を用いて、本モノリシックマイクロ波増
幅器の電気的特性の修正方法について説明する。第2M
に示すように、増幅器のチップ製造後、電気的特性を測
定した結果、この電気的特性に修正の必要性が生じた場
合、すでに帰還回路の抵抗部(lO)が複数形成されて
いるため必要な抵抗部と配線できるように配線パターン
形成用マスクを変更して配線パターン形成から再□製作
することで容易に電気的特性の修正が実施でき、従来の
製造1稈のように不純物拡散抵抗(ホ)、 61!1)
、 @及び電極(至)、(財)、Hのマスクを変更し
て抵抗体形成からやり直す必要がな(、作業時間の短縮
化が図れる。
第1図は配線パターン修正の実施例″であり、第1図(
a)のように抵抗値の抵抗体から、第1図(b)のよう
により小さい抵抗値の抵抗体にマイクロストリップ線路
02を1線し直したものである。 ・なお、上P
、実実施においては、不純物拡散抵抗からなる抵抗体四
、@、@を3個形成した本の゛を示したが、これに限ら
れることなく4個以上でもよく、またマイクロストリッ
プ線路υの配線も抵抗体に)、@、@のうちの1個を選
出して、これを接続したものを示したが、これKmられ
ることなく上記複数の抵抗体を直列、或いは並列に接続
して様々な抵抗値の抵抗部(!0)を形成しても良い。
a)のように抵抗値の抵抗体から、第1図(b)のよう
により小さい抵抗値の抵抗体にマイクロストリップ線路
02を1線し直したものである。 ・なお、上P
、実実施においては、不純物拡散抵抗からなる抵抗体四
、@、@を3個形成した本の゛を示したが、これに限ら
れることなく4個以上でもよく、またマイクロストリッ
プ線路υの配線も抵抗体に)、@、@のうちの1個を選
出して、これを接続したものを示したが、これKmられ
ることなく上記複数の抵抗体を直列、或いは並列に接続
して様々な抵抗値の抵抗部(!0)を形成しても良い。
また、上記実施例では帰還回路の場合について説明した
が、整合回路や発・振回路であってもよく、上記実施例
と同様の効果を奏する。
が、整合回路や発・振回路であってもよく、上記実施例
と同様の効果を奏する。
〔発明の効果]
以上のように、との発明によれば一抵抗部が各各独立し
た検数の抵抗体と、これら複数の抵抗体を選択的に接続
する電気接続線とによりia故したので□、抵抗部の抵
抗値を変更する場合には電気接続線の上記抵抗体への接
続状態を変更するだけで良(、!気的特性の修正−II
f非常に容易になり、修正のためのコストが低くなると
いう効果がある。
た検数の抵抗体と、これら複数の抵抗体を選択的に接続
する電気接続線とによりia故したので□、抵抗部の抵
抗値を変更する場合には電気接続線の上記抵抗体への接
続状態を変更するだけで良(、!気的特性の修正−II
f非常に容易になり、修正のためのコストが低くなると
いう効果がある。
第1v!I(a)及び(b)はこの発明の一実施例によ
るそノリシックマイクロ波増幅器の抵抗部を示す平面図
で、各々抵抗値の修正前設び修正後の状態を示す図であ
る。第2図はこの発明の一実施例によるモノリシックマ
イクロ波増幅器のチップ製造工程及び修正工程を示す図
、第3図は一般的なモノリシックマイクロ波増幅器の特
に帰還増幅器の構耐を示す図、%4図は第3図の帰還増
幅器を半導体基板にプロットした図、% 5 [R1(
a)汲び(blは従来のモノリシックマイクロ波増幅器
の抵抗部を示す図で、各々抵抗値の修正前及び修正後の
状態を示す図、@6図は従来のモノリシックマイクロ波
増幅器のチップ製造工程及び修正工程を示す図である。 図1において、illけ増幅回路、(10)は抵抗部、
α2は電勿接続線、翰、 (2)) 、 (’l!Iけ
抵抗体である。 なネ・、各契中同−符号は同一または相当部分を示すも
のである。
るそノリシックマイクロ波増幅器の抵抗部を示す平面図
で、各々抵抗値の修正前設び修正後の状態を示す図であ
る。第2図はこの発明の一実施例によるモノリシックマ
イクロ波増幅器のチップ製造工程及び修正工程を示す図
、第3図は一般的なモノリシックマイクロ波増幅器の特
に帰還増幅器の構耐を示す図、%4図は第3図の帰還増
幅器を半導体基板にプロットした図、% 5 [R1(
a)汲び(blは従来のモノリシックマイクロ波増幅器
の抵抗部を示す図で、各々抵抗値の修正前及び修正後の
状態を示す図、@6図は従来のモノリシックマイクロ波
増幅器のチップ製造工程及び修正工程を示す図である。 図1において、illけ増幅回路、(10)は抵抗部、
α2は電勿接続線、翰、 (2)) 、 (’l!Iけ
抵抗体である。 なネ・、各契中同−符号は同一または相当部分を示すも
のである。
Claims (3)
- (1)半導体基板に形成された増幅回路と、この増幅回
路に接続された抵抗部とを備えたモノリシツクマイクロ
波増幅器において、上記抵抗部を上記半導体基板に各々
独立して設けられた複数の抵抗体と、これら複数の抵抗
体を選択的に上記増幅回路と入力端と出力端との間に接
続する電気接続線とにより構成したことを特徴とするモ
ノリシツクマイクロ波増幅器。 - (2)複数の抵抗体は、不純物拡散抵抗であることを特
徴とする特許請求の範囲第1項記載のモノリシツクマイ
クロ波増幅器。 - (3)抵抗部は増幅回路の入力端と出力端との間に接続
されていることを特徴とする特許請求の範囲第1項また
は第2項記載のモノリシツクマイクロ波増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP179286A JPS62159907A (ja) | 1986-01-08 | 1986-01-08 | モノリシツクマイクロ波増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP179286A JPS62159907A (ja) | 1986-01-08 | 1986-01-08 | モノリシツクマイクロ波増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62159907A true JPS62159907A (ja) | 1987-07-15 |
Family
ID=11511427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP179286A Pending JPS62159907A (ja) | 1986-01-08 | 1986-01-08 | モノリシツクマイクロ波増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62159907A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5160984A (en) * | 1989-03-17 | 1992-11-03 | Mitsubishi Denki Kabushiki Kaisha | Amplifying feedback FET semiconductor element |
-
1986
- 1986-01-08 JP JP179286A patent/JPS62159907A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5160984A (en) * | 1989-03-17 | 1992-11-03 | Mitsubishi Denki Kabushiki Kaisha | Amplifying feedback FET semiconductor element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62159907A (ja) | モノリシツクマイクロ波増幅器 | |
JP3028420B2 (ja) | 半導体集積装置 | |
US3863331A (en) | Matching of semiconductor device characteristics | |
JPH0817227B2 (ja) | 個性化可能な半導体チップ | |
JPH01158801A (ja) | マイクロストリップライン | |
JPH0434307B2 (ja) | ||
JP2003234405A (ja) | 高比精度抵抗レイアウトパターン | |
JPH0530072B2 (ja) | ||
JPH06224656A (ja) | 半導体装置 | |
JP3544799B2 (ja) | レイアウト設計方法、露光用マスク及び半導体装置 | |
JP2613941B2 (ja) | 半導体容量素子 | |
JP2854181B2 (ja) | 半導体装置 | |
JP2919398B2 (ja) | 半導体装置 | |
JPH0472755A (ja) | 化合物半導体集積装置 | |
JPS60107868A (ja) | 半導体装置 | |
JPH06232328A (ja) | Loc型半導体装置 | |
JPS60134462A (ja) | 集積化半導体論理回路装置 | |
JPS5860561A (ja) | 半導体集積回路装置 | |
JPS6037158A (ja) | Mos型集積回路 | |
JPS6226186B2 (ja) | ||
JPH0560666B2 (ja) | ||
JPS6380543A (ja) | 集積回路装置 | |
JPH06140629A (ja) | 電界効果トランジスタの製造方法 | |
JPH0982893A (ja) | 半導体集積回路の製造方法及び半導体集積回路 | |
JPH02210863A (ja) | 半導体集積回路装置 |