JP2854181B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2854181B2 JP2854181B2 JP4039502A JP3950292A JP2854181B2 JP 2854181 B2 JP2854181 B2 JP 2854181B2 JP 4039502 A JP4039502 A JP 4039502A JP 3950292 A JP3950292 A JP 3950292A JP 2854181 B2 JP2854181 B2 JP 2854181B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- emitter
- differential amplifier
- base
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、特
にバイポーラ型半導体集積回路の差動増幅回路のパータ
ン配置に関する。
にバイポーラ型半導体集積回路の差動増幅回路のパータ
ン配置に関する。
【０００２】
【従来の技術】バイポーラ型半導体集積回路の差動増幅
回路の従来のパターン配置の一例を図３に、その回路図
を図４に示す。図４に示すエミッタ接地型の差動増幅回
路は、差動増幅器の入力段等に広く用いられている。図
３はそのパターン配置であり同一のパターン形状を具備
する２個のＮＰＮ型バイポーラトランジスタが並列に配
置されている。トランジスタＡ、トランジスタＢは、ア
イソレーション領域８で隔離されたコレクタ領域６には
ベース拡散領域１が設けられており、ベース拡散領域１
にはエミッタ拡散領域９が設けられている。コレクタコ
ンタクト５、ベースコンタクト４、エミッタコンタクト
３はそれぞれ金属配線７に接続され、それぞれコレク
タ、ベース、エミッタの接続配線となっている。ここで
トランジスタＡとトランジスタＢのエミッタは、金属配
線７により図４の回路図に示すように共通に接続されて
いる。
回路の従来のパターン配置の一例を図３に、その回路図
を図４に示す。図４に示すエミッタ接地型の差動増幅回
路は、差動増幅器の入力段等に広く用いられている。図
３はそのパターン配置であり同一のパターン形状を具備
する２個のＮＰＮ型バイポーラトランジスタが並列に配
置されている。トランジスタＡ、トランジスタＢは、ア
イソレーション領域８で隔離されたコレクタ領域６には
ベース拡散領域１が設けられており、ベース拡散領域１
にはエミッタ拡散領域９が設けられている。コレクタコ
ンタクト５、ベースコンタクト４、エミッタコンタクト
３はそれぞれ金属配線７に接続され、それぞれコレク
タ、ベース、エミッタの接続配線となっている。ここで
トランジスタＡとトランジスタＢのエミッタは、金属配
線７により図４の回路図に示すように共通に接続されて
いる。
【０００３】このような差動増幅回路のペアを構成する
２個のトランジスタＡ，Ｂはその特性が揃っているこ
と、即ちペア性の良好なことが要求される。このため、
図３に示すように、同一のパターン形状を具備し、極く
近傍に配置されることから、その拡散深さ等シリコン結
晶内部の構造も同一となると考えられる。このように差
動増幅回路のペアを構成するトランジスタは、同一のパ
ターン形状とし、同一の拡散構造により、特性の揃った
ものを作ろうとする。
２個のトランジスタＡ，Ｂはその特性が揃っているこ
と、即ちペア性の良好なことが要求される。このため、
図３に示すように、同一のパターン形状を具備し、極く
近傍に配置されることから、その拡散深さ等シリコン結
晶内部の構造も同一となると考えられる。このように差
動増幅回路のペアを構成するトランジスタは、同一のパ
ターン形状とし、同一の拡散構造により、特性の揃った
ものを作ろうとする。
【０００４】
【発明が解決しようとする課題】しかしながら、実際に
製作された差動増幅回路においては、そのペア性は必ず
しも良好でない場合がある。例えば、トランジスタＡ，
Ｂの一方が、トランジスタの増幅率βが他方のものよ
り、低下してしまう場合あるいは過大となってしまう場
合がある。係る場合には、差動増幅回路はペアを構成す
るトランジスタＡ，Ｂが同一の特性を具備していること
を前提としているので、差動増幅回路の動作特性に大き
な影響を及ぼしてしまう。
製作された差動増幅回路においては、そのペア性は必ず
しも良好でない場合がある。例えば、トランジスタＡ，
Ｂの一方が、トランジスタの増幅率βが他方のものよ
り、低下してしまう場合あるいは過大となってしまう場
合がある。係る場合には、差動増幅回路はペアを構成す
るトランジスタＡ，Ｂが同一の特性を具備していること
を前提としているので、差動増幅回路の動作特性に大き
な影響を及ぼしてしまう。
【０００５】本発明は係る従来技術の問題点に鑑み、よ
りペア性の改善された差動増幅回路を具備する半導体装
置を提供する。
りペア性の改善された差動増幅回路を具備する半導体装
置を提供する。
【０００６】
【課題を解決するための手段】上述した目的を達成する
ため、本発明の半導体装置は、少なくとも４個の同一パ
ターン形状を具備するトランジスタを並列に配置し、該
並列に配置されたトランジスタの第１と第３のトランジ
スタ、及び第２と第４のトランジスタのエミッタ、ベー
ス及びコレクタを共通に金属配線により接続し、差動増
幅回路を構成したことを特徴とする。
ため、本発明の半導体装置は、少なくとも４個の同一パ
ターン形状を具備するトランジスタを並列に配置し、該
並列に配置されたトランジスタの第１と第３のトランジ
スタ、及び第２と第４のトランジスタのエミッタ、ベー
ス及びコレクタを共通に金属配線により接続し、差動増
幅回路を構成したことを特徴とする。
【０００７】
【作用】差動増幅回路のペアを構成するトランジスタ
は、それぞれ、同一のパターン形状を有する４個のトラ
ンジスタから第１と第３のトランジスタ及び第２と第４
のトランジスタと相隣接したものでなく、離間した２個
のトランジスタが選択され、金属配線により共通に接続
される。従って、差動増幅回路のペア性、即ち、ペアを
構成するトランジスタの特性の均一性が大幅に改善され
る。
は、それぞれ、同一のパターン形状を有する４個のトラ
ンジスタから第１と第３のトランジスタ及び第２と第４
のトランジスタと相隣接したものでなく、離間した２個
のトランジスタが選択され、金属配線により共通に接続
される。従って、差動増幅回路のペア性、即ち、ペアを
構成するトランジスタの特性の均一性が大幅に改善され
る。
【０００８】
【実施例】図２は、本発明の一実施例の差動増幅回路の
回路図である。差動増幅回路のペアは、それぞれ複数の
トランジスタからなり、一方のペアの入力はトランジス
タａ、トランジスタｃのベースに接続され、他方の入力
はトランジスタｂ、トランジスタｄのベースに接続され
る。
回路図である。差動増幅回路のペアは、それぞれ複数の
トランジスタからなり、一方のペアの入力はトランジス
タａ、トランジスタｃのベースに接続され、他方の入力
はトランジスタｂ、トランジスタｄのベースに接続され
る。
【０００９】図１は本発明の一実施例の差動増幅回路の
パターン配置の説明図である。差動増幅回路のペアは、
並列に配置された４個のトランジスタａ，ｂ，ｃ，ｄか
らなる。４個のトランジスタａ，ｂ，ｃ，ｄは同一のパ
ターン形状を具備し、並列に配置されている。即ち、４
個のトランジスタのコレクタ領域、ベース拡散領域、エ
ミッタ拡散領域、コレクタコンタクト、ベースコンタク
ト、エミッタコンタクトのパターン形状及び寸法は同一
である。各トランジスタは従来技術の図３に示すものと
同様の構成であり、アイソレーション領域８によって隔
離されたＮ型コレクタ領域６にＰ型ベース拡散領域１を
備え、ベース拡散領域１にはＮ+ 型エミッタ拡散領域２
を備える。また、コレクタ領域６の表面にはＮ+ 型コレ
クタコンタクト拡散領域１８を備える。それぞれの拡散
領域は、コレクタコンタクト５、ベースコンタクト４、
エミッタコンタクト３によって金属配線に接続される。
パターン配置の説明図である。差動増幅回路のペアは、
並列に配置された４個のトランジスタａ，ｂ，ｃ，ｄか
らなる。４個のトランジスタａ，ｂ，ｃ，ｄは同一のパ
ターン形状を具備し、並列に配置されている。即ち、４
個のトランジスタのコレクタ領域、ベース拡散領域、エ
ミッタ拡散領域、コレクタコンタクト、ベースコンタク
ト、エミッタコンタクトのパターン形状及び寸法は同一
である。各トランジスタは従来技術の図３に示すものと
同様の構成であり、アイソレーション領域８によって隔
離されたＮ型コレクタ領域６にＰ型ベース拡散領域１を
備え、ベース拡散領域１にはＮ+ 型エミッタ拡散領域２
を備える。また、コレクタ領域６の表面にはＮ+ 型コレ
クタコンタクト拡散領域１８を備える。それぞれの拡散
領域は、コレクタコンタクト５、ベースコンタクト４、
エミッタコンタクト３によって金属配線に接続される。
【００１０】４個並列に配置されたトランジスタのう
ち、第１のトランジスタであるトランジスタａと第３の
トランジスタであるトランジスタｃのエミッタ、ベース
及びコレクタは共通に接続される。即ち、エミッタは金
属配線１１により、ベースは金属配線１２により、コレ
クタは金属配線１３により共通に接続される。第２のト
ランジスタであるトランジスタｂと、第４のトランジス
タであるトランジスタｄのエミッタ、ベース及びコレク
タも同様に共通に接続される。即ち、エミッタはペア共
通の金属配線１１により、ベースは金属配線１４によ
り、コレクタは金属配線１５により共通に接続される。
この金属配線１１，１２，１３，１４，１５は、同じ工
程でパターニングされたアルミ配線層である。
ち、第１のトランジスタであるトランジスタａと第３の
トランジスタであるトランジスタｃのエミッタ、ベース
及びコレクタは共通に接続される。即ち、エミッタは金
属配線１１により、ベースは金属配線１２により、コレ
クタは金属配線１３により共通に接続される。第２のト
ランジスタであるトランジスタｂと、第４のトランジス
タであるトランジスタｄのエミッタ、ベース及びコレク
タも同様に共通に接続される。即ち、エミッタはペア共
通の金属配線１１により、ベースは金属配線１４によ
り、コレクタは金属配線１５により共通に接続される。
この金属配線１１，１２，１３，１４，１５は、同じ工
程でパターニングされたアルミ配線層である。
【００１１】トランジスタａ，ｂ，ｃ，ｄは、延伸され
たエミッタ拡散領域２を具備している。延伸されたエミ
ッタ拡散領域とは、従来の技術である図３に示すエミッ
タ拡散領域９と比較して、エミッタ拡散領域がベースコ
ンタクト４の方に大きく伸びていることをいう。延伸さ
れた拡散領域２上には、２個のトランジスタを共通に接
続するための金属配線が配置される。例えば、トランジ
スタｃの延伸されたエミッタ拡散領域２の上には、トラ
ンジスタｂ，ｄのベースを共通に接続する金属配線１４
が配置されている。尚、コレクタコンタクト拡散領域１
８も、従来の技術である図３に示すコレクタコンタクト
拡散領域１７と比較して延伸されている。
たエミッタ拡散領域２を具備している。延伸されたエミ
ッタ拡散領域とは、従来の技術である図３に示すエミッ
タ拡散領域９と比較して、エミッタ拡散領域がベースコ
ンタクト４の方に大きく伸びていることをいう。延伸さ
れた拡散領域２上には、２個のトランジスタを共通に接
続するための金属配線が配置される。例えば、トランジ
スタｃの延伸されたエミッタ拡散領域２の上には、トラ
ンジスタｂ，ｄのベースを共通に接続する金属配線１４
が配置されている。尚、コレクタコンタクト拡散領域１
８も、従来の技術である図３に示すコレクタコンタクト
拡散領域１７と比較して延伸されている。
【００１２】係る本発明の構成により、差動回路の動作
は以下のようになる。即ち、ペアを構成するトランジス
タが複数のトランジスタからなることから、仮りに１個
のトランジスタがパターンの欠陥或いはシリコン結晶内
の欠陥によって特性がはずれたものとなっても、もう１
個のトランジスタが共通に接続されていることからその
影響が半減する。
は以下のようになる。即ち、ペアを構成するトランジス
タが複数のトランジスタからなることから、仮りに１個
のトランジスタがパターンの欠陥或いはシリコン結晶内
の欠陥によって特性がはずれたものとなっても、もう１
個のトランジスタが共通に接続されていることからその
影響が半減する。
【００１３】ペアを構成するトランジスタが並列に配置
された第１と第３及び第２と第４を交互に組合わされ
る。このことは、４個の並列に配置されたトランジスタ
に、例えば、左側から右側に向かって連続的な欠陥があ
り、左側から右側に影響が小さくなっているとする。こ
のような場合に、ペアを構成するトラントジスタが相隣
接したものでなく、交互に組合わされることから、ペア
の特性の不揃いが、それだけ軽減されペア性が向上す
る。
された第１と第３及び第２と第４を交互に組合わされ
る。このことは、４個の並列に配置されたトランジスタ
に、例えば、左側から右側に向かって連続的な欠陥があ
り、左側から右側に影響が小さくなっているとする。こ
のような場合に、ペアを構成するトラントジスタが相隣
接したものでなく、交互に組合わされることから、ペア
の特性の不揃いが、それだけ軽減されペア性が向上す
る。
【００１４】更に、トランジスタａ，ｂ，ｃ，ｄは、延
伸されたエミッタ拡散領域を具備し、延伸されたエミッ
タ拡散領域上を共通に接続する金属配線が配置されるス
ペースを設けるように構成されている。図３に示す従来
のトランジスタの場合には、エミッタ拡散領域は延伸さ
れていない。従って、トランジスタを交互に共通に接続
しようとすると多層配線を利用せざるを得ない。しかし
ながら、多層配線を利用するとスルーホールにおける接
触抵抗が生じる場合があり、共通接続するトランジスタ
間の特性の均一性をかえって劣化させてしまう。係る問
題を解決するため、トランジスタａ，ｂ，ｃ，ｄは延伸
されたエミッタ拡散領域を具備し、そのスペースに共通
接続する金属配線を設けることによって、共通接続する
トランジスタ間のスルーホールにおける接触抵抗の発
生、特性の均一性の劣化を防止することができる。更に
延伸されたエミッタ拡散領域によりエミッタ面積が大き
くなることから、トランジスタ個々の特性の均一性、即
ちペア性も向上するという利点を生じる。尚、延伸され
たコレクタコンタクト拡散領域についても同様の効果が
生じる。
伸されたエミッタ拡散領域を具備し、延伸されたエミッ
タ拡散領域上を共通に接続する金属配線が配置されるス
ペースを設けるように構成されている。図３に示す従来
のトランジスタの場合には、エミッタ拡散領域は延伸さ
れていない。従って、トランジスタを交互に共通に接続
しようとすると多層配線を利用せざるを得ない。しかし
ながら、多層配線を利用するとスルーホールにおける接
触抵抗が生じる場合があり、共通接続するトランジスタ
間の特性の均一性をかえって劣化させてしまう。係る問
題を解決するため、トランジスタａ，ｂ，ｃ，ｄは延伸
されたエミッタ拡散領域を具備し、そのスペースに共通
接続する金属配線を設けることによって、共通接続する
トランジスタ間のスルーホールにおける接触抵抗の発
生、特性の均一性の劣化を防止することができる。更に
延伸されたエミッタ拡散領域によりエミッタ面積が大き
くなることから、トランジスタ個々の特性の均一性、即
ちペア性も向上するという利点を生じる。尚、延伸され
たコレクタコンタクト拡散領域についても同様の効果が
生じる。
【００１５】
【発明の効果】以上に説明したように、本発明は差動増
幅回路のペアを構成するトランジスタを、４個の同一パ
ターン形状を具備する並列に配置されたトランジスタよ
り交互に離間した各２個を共通に金属配線により接続し
たものである。従って、差動増幅回路のペアを構成する
トランジスタの特性の均一性、即ち、ペア性を格段に向
上させるものである。
幅回路のペアを構成するトランジスタを、４個の同一パ
ターン形状を具備する並列に配置されたトランジスタよ
り交互に離間した各２個を共通に金属配線により接続し
たものである。従って、差動増幅回路のペアを構成する
トランジスタの特性の均一性、即ち、ペア性を格段に向
上させるものである。
【図１】本発明の一実施例の差動増幅回路のパターン配
置の説明図。
置の説明図。
【図２】本発明の一実施例の差動増幅回路の回路図。
【図３】従来の差動増幅回路のパターン配置の説明図。
【図４】従来の差動増幅回路の回路図。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/04 H01L 21/822
Claims (2)
- 【請求項１】 少なくとも４個の同一パターン形状を具
備する第１、第２、第３、第４のトランジスタを、向き
を同じにして順に横一列状に配置し、 前記第１と第３のトランジスタのエミッタ、ベース、コ
レクタを各々電極配線によって並列接続し、 前記第２と第４のトランジスタのエミッタ、ベース、コ
レクタを各々電極配線によって並列接続し、 前記第１と第３のトランジスタのエミッタを接続する電
極と、前記第２と第４のトランジスタのエミッタを接続
する電極とを、連続する１本の電極配線によって共通接
続するように構成し、 前記各電極配線は１つの配線層からなり、 前記第１と第３のトランジスタを一方のトランジスタと
し、前記第２と第４のトランジスタを他方のトランジス
タとして 差動増幅回路を構成したことを特徴とする半導
体装置。 - 【請求項２】 前記第１、第２、第３、第４のトランジ
スタの各々は延伸されたエミッタ領域を具備し、該延伸
されたエミッタ領域上に、少なくとも前記ベースを並列
接続する電極配線が延在することを特徴とする請求項１
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4039502A JP2854181B2 (ja) | 1992-02-26 | 1992-02-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4039502A JP2854181B2 (ja) | 1992-02-26 | 1992-02-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235272A JPH05235272A (ja) | 1993-09-10 |
| JP2854181B2 true JP2854181B2 (ja) | 1999-02-03 |
Family
ID=12554826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4039502A Expired - Lifetime JP2854181B2 (ja) | 1992-02-26 | 1992-02-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2854181B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3795606B2 (ja) | 1996-12-30 | 2006-07-12 | 株式会社半導体エネルギー研究所 | 回路およびそれを用いた液晶表示装置 |
| JP2004031407A (ja) * | 2002-06-21 | 2004-01-29 | Nec Corp | 半導体集積回路とその設計方法及び設計装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5422784A (en) * | 1977-07-22 | 1979-02-20 | Hitachi Ltd | Semiconductor integrated circuit device for output |
| JPS61134056A (ja) * | 1984-12-04 | 1986-06-21 | Nec Corp | 半導体集積回路装置 |
-
1992
- 1992-02-26 JP JP4039502A patent/JP2854181B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05235272A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2854181B2 (ja) | 半導体装置 | |
| JP3759762B2 (ja) | 標準バイポーラ形ｅｃｌ処理用差動利得段 | |
| US3544860A (en) | Integrated power output circuit | |
| US4051443A (en) | Differential amplifier | |
| US4547743A (en) | Variable resistance gain control integrated circuit | |
| US5237198A (en) | Lateral PNP transistor using a latch voltage of NPN transistor | |
| US4851893A (en) | Programmable active/passive cell structure | |
| JP2911345B2 (ja) | 半導体集積回路装置 | |
| JPS58204614A (ja) | 可変交流抵抗形成回路 | |
| JPS6098659A (ja) | 直列接続トランジスタを有する半導体集積回路 | |
| JP2910456B2 (ja) | マスタースライス方式集積回路装置 | |
| JPH0453104B2 (ja) | ||
| JPS5812343A (ja) | 半導体装置 | |
| JP2533855B2 (ja) | 半導体集積回路装置 | |
| KR100453134B1 (ko) | 반도체 집적 회로 | |
| JPS6331941B2 (ja) | ||
| JPH065788A (ja) | 半導体装置 | |
| JPH0126194B2 (ja) | ||
| JP2003289108A (ja) | 半導体集積回路 | |
| JPH02260561A (ja) | 半導体装置 | |
| JPH01209760A (ja) | 半導体装置 | |
| JPS5844601Y2 (ja) | デュアル型電界効果トランジスタ | |
| JPS589359A (ja) | Ｍｏｓ集積回路 | |
| JPS63143843A (ja) | 半導体集積回路電源配線装置 | |
| JPH06232341A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101120 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101120 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111120 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 14 |