JPS58204614A - 可変交流抵抗形成回路 - Google Patents
可変交流抵抗形成回路Info
- Publication number
- JPS58204614A JPS58204614A JP8742482A JP8742482A JPS58204614A JP S58204614 A JPS58204614 A JP S58204614A JP 8742482 A JP8742482 A JP 8742482A JP 8742482 A JP8742482 A JP 8742482A JP S58204614 A JPS58204614 A JP S58204614A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- current
- trs
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
Landscapes
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発f4Aは、テレビ、ラジオおよび通信機等のi」
質利得111t制御回路に使用される可変交流抵抗形i
li、回路に関する。
質利得111t制御回路に使用される可変交流抵抗形i
li、回路に関する。
従来、司変交流抵抗形成回路として、特公昭53−29
584g公報に第1図に示すような回路が開示されてい
る。すなわち、電源■ccと接地点間に第1の抵抗FL
1e第1の増幅トランジスタTr および謝2の抵抗
、1から成る直列回路が嵌絖され、この直列回路と並列
に第3の抵抗R3、第2の増−トランジスタTr1およ
び第4の抵抗R4から成る直列回路が接続される。上記
トランジスタTr、 、 Tr、の2つのペース間には
壇−すべ惠偏号in 1 m in 2が供給され、こ
れらによって増幅された16号out 1 、 out
2は2つのコレクタ間から取り出すことができる。こ
こで両ベース電位は適当な方法(図示せず)によって互
いに等しい直流電圧に維持する。さらに、上記両トラン
ノスタTrlおよびTryのエミッタに接続される端子
1ノと12との間には可変交流抵抗を有する回路か接続
される。端子11と12との間の回路は、端子11から
12ま九はその逆に流れる信号電流に対して直列に逆接
続された2個のpnp )ランジスタTrsおよ−びT
r4のエミッターベース接合形体で2領置列に接続し九
pn接合をもって形成される。
584g公報に第1図に示すような回路が開示されてい
る。すなわち、電源■ccと接地点間に第1の抵抗FL
1e第1の増幅トランジスタTr および謝2の抵抗
、1から成る直列回路が嵌絖され、この直列回路と並列
に第3の抵抗R3、第2の増−トランジスタTr1およ
び第4の抵抗R4から成る直列回路が接続される。上記
トランジスタTr、 、 Tr、の2つのペース間には
壇−すべ惠偏号in 1 m in 2が供給され、こ
れらによって増幅された16号out 1 、 out
2は2つのコレクタ間から取り出すことができる。こ
こで両ベース電位は適当な方法(図示せず)によって互
いに等しい直流電圧に維持する。さらに、上記両トラン
ノスタTrlおよびTryのエミッタに接続される端子
1ノと12との間には可変交流抵抗を有する回路か接続
される。端子11と12との間の回路は、端子11から
12ま九はその逆に流れる信号電流に対して直列に逆接
続された2個のpnp )ランジスタTrsおよ−びT
r4のエミッターベース接合形体で2領置列に接続し九
pn接合をもって形成される。
トランジスタTr1.Tr4のエミッターベース供合間
の接続点13は制御電流源■に接続され、この電流源I
によυ端子11.12間の交流抵抗、つまシ増輻器全体
の利得を制御する制御電流Irを供給する。上記制御電
流源lを第1図では電流源記号によって示しであるが、
これはこの制御%流源Iのインピーダンスが比較的^く
、この電流源Iの内部抵抗がこれに接続される抵抗に比
べて^いことを強調するためでるる。このように制御電
流源Iの内部抵抗は高いため、端子11と12との間に
流れる信号%流は制御電流源Itllて接地点には流れ
ない。
の接続点13は制御電流源■に接続され、この電流源I
によυ端子11.12間の交流抵抗、つまシ増輻器全体
の利得を制御する制御電流Irを供給する。上記制御電
流源lを第1図では電流源記号によって示しであるが、
これはこの制御%流源Iのインピーダンスが比較的^く
、この電流源Iの内部抵抗がこれに接続される抵抗に比
べて^いことを強調するためでるる。このように制御電
流源Iの内部抵抗は高いため、端子11と12との間に
流れる信号%流は制御電流源Itllて接地点には流れ
ない。
トランジスタTr のペース−エミッタ接合は抵抗R
,とトランジスタTr、のエミッターペース接合との直
列回路によって分路されるとともに、一様にトランジス
タTr4のエミッターベース接合も抵抗R6とトランジ
スタTr、のエミッターベース接合との直列回路によっ
て分路される。トランジスタTr のエミッターベー
ス接合は抵KRt とトランジスタT r yのエミッ
ターベース接合との直列回路によって分路され、またト
ランジスタTr のエミッターベース接合も抵・ 抗R口とトランジスタTr sのエミッターベース接合
との直列回路によって分路される。このようにして、随
意所嶽に応じ拡張し得る直列抵抗と並列pnn会合から
成るラダー回路が形成される。一端が電源vccVc接
続される抵抗形態のバイアス11ILvL源R11の他
端は、端子14および抵抗Re t−経てラダー回路網
の終端トランジスタTr7のエミッタに接続されるとと
もに、端子14および抵抗Rso’e介してラダー回路
網の終端トランジスタT r sのエミッタに接続され
る。
,とトランジスタTr、のエミッターペース接合との直
列回路によって分路されるとともに、一様にトランジス
タTr4のエミッターベース接合も抵抗R6とトランジ
スタTr、のエミッターベース接合との直列回路によっ
て分路される。トランジスタTr のエミッターベー
ス接合は抵KRt とトランジスタT r yのエミッ
ターベース接合との直列回路によって分路され、またト
ランジスタTr のエミッターベース接合も抵・ 抗R口とトランジスタTr sのエミッターベース接合
との直列回路によって分路される。このようにして、随
意所嶽に応じ拡張し得る直列抵抗と並列pnn会合から
成るラダー回路が形成される。一端が電源vccVc接
続される抵抗形態のバイアス11ILvL源R11の他
端は、端子14および抵抗Re t−経てラダー回路網
の終端トランジスタTr7のエミッタに接続されるとと
もに、端子14および抵抗Rso’e介してラダー回路
網の終端トランジスタT r sのエミッタに接続され
る。
このバイアス電流1%1Rttはバイアス電流IIIの
半分を抵抗Re ’に経て抵抗RγとトランジスタTr
のエミッタとの接続点に供給し、また残シの半分を抵抗
Rso1kMて抵抗R,とトランジスタTr、との接続
点に供給する。トランジスタTr−−Tr、のコレクタ
は浮動電位に維持されないように相互接続する。
半分を抵抗Re ’に経て抵抗RγとトランジスタTr
のエミッタとの接続点に供給し、また残シの半分を抵抗
Rso1kMて抵抗R,とトランジスタTr、との接続
点に供給する。トランジスタTr−−Tr、のコレクタ
は浮動電位に維持されないように相互接続する。
上記のような構成において動作t−胱明する。
今、制御電流工、−〇と仮足すると、トランジスタTy
−Trは必然的に全てカット・オフされ1
$ る。このため、端子11と12との間の46号電流は抵
抗R5* R7、R9、R1(1a R−およびR6會
駐て流れる。この場合、端子11と12との間の交ηを
抵抗値は篩いため、増幅段のオリ得は小さくなる。
−Trは必然的に全てカット・オフされ1
$ る。このため、端子11と12との間の46号電流は抵
抗R5* R7、R9、R1(1a R−およびR6會
駐て流れる。この場合、端子11と12との間の交ηを
抵抗値は篩いため、増幅段のオリ得は小さくなる。
I/2の@流亀流は、抵抗R,,R7およびRs k介
して端子11に流れるとともに、抵抗R1@、R$およ
びR@t’介して端子12に流れる。従って、トランジ
スタ’rr、’r(、のエミッタ電位は、トランジスタ
T y * T y 4のエミ、り畠 電位よシ高くなり、またトランジスタTrt #Tr、
のエミッタ電位はトランジスタTr、 、 ’r、。
して端子11に流れるとともに、抵抗R1@、R$およ
びR@t’介して端子12に流れる。従って、トランジ
スタ’rr、’r(、のエミッタ電位は、トランジスタ
T y * T y 4のエミ、り畠 電位よシ高くなり、またトランジスタTrt #Tr、
のエミッタ電位はトランジスタTr、 、 ’r、。
のエミッタ電位よシも高くなる。
次に、制御電流源Iが少讐の制御41電流I、?供給し
始める場合には トランジスタTry e Ty sの
エミッタ電位がトランジスタ’r、 −’rr、の内
で最大の電位になるので導通するが、トランジスタTr
、〜Tr、はカット・オフされたままである。この場合
、端子11と12との間の信号電ηLは、抵抗R郡 、
i(テ 、トランジスタTr、 。
始める場合には トランジスタTry e Ty sの
エミッタ電位がトランジスタ’r、 −’rr、の内
で最大の電位になるので導通するが、トランジスタTr
、〜Tr、はカット・オフされたままである。この場合
、端子11と12との間の信号電ηLは、抵抗R郡 、
i(テ 、トランジスタTr、 。
T1.および抵抗Rs 、Rat介して流れるので、
この電流通路の抵抗は多少低くなる。従って、オリ得は
増加する。
この電流通路の抵抗は多少低くなる。従って、オリ得は
増加する。
制御14[fiI、がさらに増加すると、トランジスタ
Tr*Tr が導通し、ついでトランジスタS
@ Tr、Tr が導通する。このようにトランジス4 りが順次導通すると端子11と12との間の交流抵抗が
漸次低下するため、利得は次第に増加する。
Tr*Tr が導通し、ついでトランジスタS
@ Tr、Tr が導通する。このようにトランジス4 りが順次導通すると端子11と12との間の交流抵抗が
漸次低下するため、利得は次第に増加する。
ところで、近年半導体集秋回路装置においては、高集積
化が強く望まれており、上述した可変抵抗形成回路は一
般に多段構成にて用いられることが多いため、集桓化し
た場合にツヤターン面積が大きい欠点がわる。
化が強く望まれており、上述した可変抵抗形成回路は一
般に多段構成にて用いられることが多いため、集桓化し
た場合にツヤターン面積が大きい欠点がわる。
この発明は上記のような事情を鑑みてなされたもので、
その目的とするところは、ノ9ターンTkJ積を細小で
巻る可変交流抵抗形成回路を提供することである。
その目的とするところは、ノ9ターンTkJ積を細小で
巻る可変交流抵抗形成回路を提供することである。
すなわち、この発明においては、上記第1図の回路にお
けるトランジスタT、f、 、−Tr sのペース領域
の中央部のペース幅1両側のベース幅より狭く形成する
。つまシトランジスタTr s 。
けるトランジスタT、f、 、−Tr sのペース領域
の中央部のペース幅1両側のベース幅より狭く形成する
。つまシトランジスタTr s 。
Tr、のベース輪金トランジスタTr s 、T r
aおよびTy a Tr のベース幅よシ狭く設足
するこγ 1 とにより、中央部のトランジスタTrm e T Fs
の電流増幅*を周辺部よシ大きくなるように構成し、バ
イアス電流源として働く抵抗R11が不要となるように
したものである。
aおよびTy a Tr のベース幅よシ狭く設足
するこγ 1 とにより、中央部のトランジスタTrm e T Fs
の電流増幅*を周辺部よシ大きくなるように構成し、バ
イアス電流源として働く抵抗R11が不要となるように
したものである。
以下、この発明の一実施例について図面を参照して説明
する。第2図はその構成を示すもので、上記第1図の回
路におけるトランジスタTr−Tr のバイアス電流
源(抵抗R11)を取a シ除いたものでおる。そして、上記第2図の回路におけ
るトランジスタT r □ T r sはW2B図(
a)。
する。第2図はその構成を示すもので、上記第1図の回
路におけるトランジスタTr−Tr のバイアス電流
源(抵抗R11)を取a シ除いたものでおる。そして、上記第2図の回路におけ
るトランジスタT r □ T r sはW2B図(
a)。
(b)に示すような構成とする。(&)図はパターン平
向図、(b)図は←)図のA −A’線に沿った断面構
成図である。図において、15はトランジスタT r’
□ Tr sのエミ、り領域(P型の拡散l−)、16
はベース領td(N型のエピタキシャル層)、17rL
コL/クタ領M’cp型のmW層)、18はP−型基板
、19をよN+型の埋込層・20は分離波km、21m
、21bは各トランジスタのコレクタを共通接続するた
めのアルミ勢の配脳、13は制御電流源とのコンタクト
を取るためのN型の拡散領域である。
向図、(b)図は←)図のA −A’線に沿った断面構
成図である。図において、15はトランジスタT r’
□ Tr sのエミ、り領域(P型の拡散l−)、16
はベース領td(N型のエピタキシャル層)、17rL
コL/クタ領M’cp型のmW層)、18はP−型基板
、19をよN+型の埋込層・20は分離波km、21m
、21bは各トランジスタのコレクタを共通接続するた
めのアルミ勢の配脳、13は制御電流源とのコンタクト
を取るためのN型の拡散領域である。
このような構成によれば、中央部のトランジスタのペー
ス領域が狭いためこの部分の電流壇暢率h□が高くなり
、周辺に行くにしたがい徐々に低くなる。このため、バ
イアス電流を印加しなくても制御’iac流11の大き
さに応じて、中央部のトランジスタTr7* Tr s
から両側のトランジスタTr + ’l’r およ
びT r + T’ aに向かって1
・ 3順次導通する。つまり、
上記第1図の回路と同様な動作上行なう。従って、抵抗
R11およびこの抵抗R11と抵抗R1,R10への配
−が不要となるので、パターンを単純化かつ面積をね小
できる。
ス領域が狭いためこの部分の電流壇暢率h□が高くなり
、周辺に行くにしたがい徐々に低くなる。このため、バ
イアス電流を印加しなくても制御’iac流11の大き
さに応じて、中央部のトランジスタTr7* Tr s
から両側のトランジスタTr + ’l’r およ
びT r + T’ aに向かって1
・ 3順次導通する。つまり、
上記第1図の回路と同様な動作上行なう。従って、抵抗
R11およびこの抵抗R11と抵抗R1,R10への配
−が不要となるので、パターンを単純化かつ面積をね小
できる。
なお、上述したペース領域16のパターンの傾斜は付け
なくても創作が可能でおるが、この場合制御電ηLI、
によって動作するのはトランジスタT r s + T
r のみでおり、出力特性は多少悪くなる。
なくても創作が可能でおるが、この場合制御電ηLI、
によって動作するのはトランジスタT r s + T
r のみでおり、出力特性は多少悪くなる。
以上説明したようにこの発明によれば、ツヤターン面積
を縮小で畷る可変交流抵抗形成回路が得られる。
を縮小で畷る可変交流抵抗形成回路が得られる。
第1図は従来の可変交流抵抗形成回路を示す因、第2図
はこの発明の一実施例に係る可変交流抵抗形成回路を示
す図、第3図(&) 、 (b)はそれぞれ上記第2図
の回路における可変交流抵抗金層する回路の・リーン構
成例を示す図である。 R1−Rso−Tr 、 Tr −増1−トランジ
スタ、1 ! ’rr−’rr ・・・トランジスタ、■・・・制御
電流源、1 − ■cc・・・電源・ 出厭人代理人 弁理士 鈴 江 武 彦第2図 第3図 1
はこの発明の一実施例に係る可変交流抵抗形成回路を示
す図、第3図(&) 、 (b)はそれぞれ上記第2図
の回路における可変交流抵抗金層する回路の・リーン構
成例を示す図である。 R1−Rso−Tr 、 Tr −増1−トランジ
スタ、1 ! ’rr−’rr ・・・トランジスタ、■・・・制御
電流源、1 − ■cc・・・電源・ 出厭人代理人 弁理士 鈴 江 武 彦第2図 第3図 1
Claims (2)
- (1)電源と接地点間に接続される第1の抵抗。 第1の増幅トランジスタおよび第2の抵抗から成る直列
回路と、この直列回路に並列接続される第3の抵抗、第
2の増幅トランジスタおよび第4の抵抗から成る直列回
路と、上記第1の増幅トランジスタと第2の抵抗との接
続点と第2の増幅トランジスタと第4の抵抗との接続点
間に配設され制御′#を流源からの電流によって導通制
御される第1.第2のトランジスタ回路とt具備し、上
記第1.第2の増−トランジスタに入力信号を供給して
導通制御し、上記第1の抵抗と第1の増幅トランジスタ
との接続点および第3の抵抗と第2の増幅トランジスタ
との接続点から出力を得るように構成したことt−特徴
とする可変交流抵抗形成回路。 - (2)上記第1.第2のトランジスタ1g1w!は、そ
れぞれ抵抗と電流増幅率の異なるトランジスタから成る
ラダー回路網によって形成したことt特徴とする特許請
求の範囲WJ1項記載の可変交tIL抵抗形成回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8742482A JPS58204614A (ja) | 1982-05-24 | 1982-05-24 | 可変交流抵抗形成回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8742482A JPS58204614A (ja) | 1982-05-24 | 1982-05-24 | 可変交流抵抗形成回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58204614A true JPS58204614A (ja) | 1983-11-29 |
Family
ID=13914485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8742482A Pending JPS58204614A (ja) | 1982-05-24 | 1982-05-24 | 可変交流抵抗形成回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58204614A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6933783B2 (en) | 2001-11-29 | 2005-08-23 | Sanyo Electric Co., Ltd. | Variable gain differential amplifier and multiplication circuit |
EP1681764A2 (en) * | 2000-02-15 | 2006-07-19 | Broadcom Corporation | Variable transconductance variable gain amplifier utilizing a degenerated differential pair |
US10608599B2 (en) | 2017-08-14 | 2020-03-31 | Sumitomo Electric Industries, Ltd. | Variable gain circuit and transimpedance amplifier using the same |
US11228293B2 (en) | 2018-12-03 | 2022-01-18 | Sumitomo Electric Industries, Ltd. | Differential amplifier circuit having stable gain |
US11437962B2 (en) | 2019-10-24 | 2022-09-06 | Sumitomo Electric Industries, Ltd. | Differential amplifier circuit having variable gain |
-
1982
- 1982-05-24 JP JP8742482A patent/JPS58204614A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1681764A2 (en) * | 2000-02-15 | 2006-07-19 | Broadcom Corporation | Variable transconductance variable gain amplifier utilizing a degenerated differential pair |
EP1681764A3 (en) * | 2000-02-15 | 2008-11-26 | Broadcom Corporation | Variable transconductance variable gain amplifier utilizing a degenerated differential pair |
US6933783B2 (en) | 2001-11-29 | 2005-08-23 | Sanyo Electric Co., Ltd. | Variable gain differential amplifier and multiplication circuit |
US6956435B2 (en) | 2001-11-29 | 2005-10-18 | Sanyo Electric Co., Ltd. | Variable gain differential amplifier and multiplication circuit |
US10608599B2 (en) | 2017-08-14 | 2020-03-31 | Sumitomo Electric Industries, Ltd. | Variable gain circuit and transimpedance amplifier using the same |
US11228293B2 (en) | 2018-12-03 | 2022-01-18 | Sumitomo Electric Industries, Ltd. | Differential amplifier circuit having stable gain |
US11437962B2 (en) | 2019-10-24 | 2022-09-06 | Sumitomo Electric Industries, Ltd. | Differential amplifier circuit having variable gain |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4131809A (en) | Symmetrical arrangement for forming a variable alternating-current resistance | |
US4394625A (en) | Semiconductor integrated circuit device | |
JPS58204614A (ja) | 可変交流抵抗形成回路 | |
US5557139A (en) | Buried base vertical bipolar power transistor with improved current gain and operation area | |
US3502997A (en) | Integrated semiconductor cascode amplifier | |
US6483683B1 (en) | Overvoltage protection | |
US4547743A (en) | Variable resistance gain control integrated circuit | |
US4051443A (en) | Differential amplifier | |
JPH01171281A (ja) | 電圧降下制御ダイオード | |
JPS6228087Y2 (ja) | ||
GB2074789A (en) | Controllable alternating-current resistance for a gain controlled amplifier | |
JP2517229B2 (ja) | 差動増幅回路 | |
JP2854181B2 (ja) | 半導体装置 | |
JPH02237311A (ja) | Npn逆ベータ感度を減少させたフィードホワードダーリントン回路 | |
JPH0656848B2 (ja) | ラテラル型トランジスタ | |
JPS63202958A (ja) | 半導体集積回路 | |
JP2953623B2 (ja) | プレーナ型サイリスタ | |
JPS59181667A (ja) | 半導体装置 | |
US5399510A (en) | Method of fabricating a semiconductor device | |
JPS5847712Y2 (ja) | 半導体集積回路 | |
JPS6123892B2 (ja) | ||
JPH04186763A (ja) | 半導体装置 | |
JPS596515B2 (ja) | 集積回路装置 | |
JPS61190971A (ja) | 高周波トランジスタ | |
JPS6252466B2 (ja) |