JPS58204614A - 可変交流抵抗形成回路 - Google Patents
可変交流抵抗形成回路Info
- Publication number
- JPS58204614A JPS58204614A JP8742482A JP8742482A JPS58204614A JP S58204614 A JPS58204614 A JP S58204614A JP 8742482 A JP8742482 A JP 8742482A JP 8742482 A JP8742482 A JP 8742482A JP S58204614 A JPS58204614 A JP S58204614A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- current
- trs
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
Landscapes
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発ｆ４Ａは、テレビ、ラジオおよび通信機等のｉ」
質利得１１１ｔ制御回路に使用される可変交流抵抗形ｉ
ｌｉ、回路に関する。
質利得１１１ｔ制御回路に使用される可変交流抵抗形ｉ
ｌｉ、回路に関する。
従来、司変交流抵抗形成回路として、特公昭５３−２９
５８４ｇ公報に第１図に示すような回路が開示されてい
る。すなわち、電源■ｃｃと接地点間に第１の抵抗ＦＬ
１ｅ第１の増幅トランジスタＴｒ および謝２の抵抗
、１から成る直列回路が嵌絖され、この直列回路と並列
に第３の抵抗Ｒ３、第２の増−トランジスタＴｒ１およ
び第４の抵抗Ｒ４から成る直列回路が接続される。上記
トランジスタＴｒ、 、 Ｔｒ、の２つのペース間には
壇−すべ惠偏号ｉｎ １ ｍ ｉｎ ２が供給され、こ
れらによって増幅された１６号ｏｕｔ １ 、 ｏｕｔ
２は２つのコレクタ間から取り出すことができる。こ
こで両ベース電位は適当な方法（図示せず）によって互
いに等しい直流電圧に維持する。さらに、上記両トラン
ノスタＴｒｌおよびＴｒｙのエミッタに接続される端子
１ノと１２との間には可変交流抵抗を有する回路か接続
される。端子１１と１２との間の回路は、端子１１から
１２ま九はその逆に流れる信号電流に対して直列に逆接
続された２個のｐｎｐ ）ランジスタＴｒｓおよ−びＴ
ｒ４のエミッターベース接合形体で２領置列に接続し九
ｐｎ接合をもって形成される。
５８４ｇ公報に第１図に示すような回路が開示されてい
る。すなわち、電源■ｃｃと接地点間に第１の抵抗ＦＬ
１ｅ第１の増幅トランジスタＴｒ および謝２の抵抗
、１から成る直列回路が嵌絖され、この直列回路と並列
に第３の抵抗Ｒ３、第２の増−トランジスタＴｒ１およ
び第４の抵抗Ｒ４から成る直列回路が接続される。上記
トランジスタＴｒ、 、 Ｔｒ、の２つのペース間には
壇−すべ惠偏号ｉｎ １ ｍ ｉｎ ２が供給され、こ
れらによって増幅された１６号ｏｕｔ １ 、 ｏｕｔ
２は２つのコレクタ間から取り出すことができる。こ
こで両ベース電位は適当な方法（図示せず）によって互
いに等しい直流電圧に維持する。さらに、上記両トラン
ノスタＴｒｌおよびＴｒｙのエミッタに接続される端子
１ノと１２との間には可変交流抵抗を有する回路か接続
される。端子１１と１２との間の回路は、端子１１から
１２ま九はその逆に流れる信号電流に対して直列に逆接
続された２個のｐｎｐ ）ランジスタＴｒｓおよ−びＴ
ｒ４のエミッターベース接合形体で２領置列に接続し九
ｐｎ接合をもって形成される。
トランジスタＴｒ１．Ｔｒ４のエミッターベース供合間
の接続点１３は制御電流源■に接続され、この電流源Ｉ
によυ端子１１．１２間の交流抵抗、つまシ増輻器全体
の利得を制御する制御電流Ｉｒを供給する。上記制御電
流源ｌを第１図では電流源記号によって示しであるが、
これはこの制御％流源Ｉのインピーダンスが比較的＾く
、この電流源Ｉの内部抵抗がこれに接続される抵抗に比
べて＾いことを強調するためでるる。このように制御電
流源Ｉの内部抵抗は高いため、端子１１と１２との間に
流れる信号％流は制御電流源Ｉｔｌｌて接地点には流れ
ない。
の接続点１３は制御電流源■に接続され、この電流源Ｉ
によυ端子１１．１２間の交流抵抗、つまシ増輻器全体
の利得を制御する制御電流Ｉｒを供給する。上記制御電
流源ｌを第１図では電流源記号によって示しであるが、
これはこの制御％流源Ｉのインピーダンスが比較的＾く
、この電流源Ｉの内部抵抗がこれに接続される抵抗に比
べて＾いことを強調するためでるる。このように制御電
流源Ｉの内部抵抗は高いため、端子１１と１２との間に
流れる信号％流は制御電流源Ｉｔｌｌて接地点には流れ
ない。
トランジスタＴｒ のペース−エミッタ接合は抵抗Ｒ
，とトランジスタＴｒ、のエミッターペース接合との直
列回路によって分路されるとともに、一様にトランジス
タＴｒ４のエミッターベース接合も抵抗Ｒ６とトランジ
スタＴｒ、のエミッターベース接合との直列回路によっ
て分路される。トランジスタＴｒ のエミッターベー
ス接合は抵ＫＲｔ とトランジスタＴ ｒ ｙのエミッ
ターベース接合との直列回路によって分路され、またト
ランジスタＴｒ のエミッターベース接合も抵・ 抗Ｒ口とトランジスタＴｒ ｓのエミッターベース接合
との直列回路によって分路される。このようにして、随
意所嶽に応じ拡張し得る直列抵抗と並列ｐｎｎ会合から
成るラダー回路が形成される。一端が電源ｖｃｃＶｃ接
続される抵抗形態のバイアス１１ＩＬｖＬ源Ｒ１１の他
端は、端子１４および抵抗Ｒｅ ｔ−経てラダー回路網
の終端トランジスタＴｒ７のエミッタに接続されるとと
もに、端子１４および抵抗Ｒｓｏ’ｅ介してラダー回路
網の終端トランジスタＴ ｒ ｓのエミッタに接続され
る。
，とトランジスタＴｒ、のエミッターペース接合との直
列回路によって分路されるとともに、一様にトランジス
タＴｒ４のエミッターベース接合も抵抗Ｒ６とトランジ
スタＴｒ、のエミッターベース接合との直列回路によっ
て分路される。トランジスタＴｒ のエミッターベー
ス接合は抵ＫＲｔ とトランジスタＴ ｒ ｙのエミッ
ターベース接合との直列回路によって分路され、またト
ランジスタＴｒ のエミッターベース接合も抵・ 抗Ｒ口とトランジスタＴｒ ｓのエミッターベース接合
との直列回路によって分路される。このようにして、随
意所嶽に応じ拡張し得る直列抵抗と並列ｐｎｎ会合から
成るラダー回路が形成される。一端が電源ｖｃｃＶｃ接
続される抵抗形態のバイアス１１ＩＬｖＬ源Ｒ１１の他
端は、端子１４および抵抗Ｒｅ ｔ−経てラダー回路網
の終端トランジスタＴｒ７のエミッタに接続されるとと
もに、端子１４および抵抗Ｒｓｏ’ｅ介してラダー回路
網の終端トランジスタＴ ｒ ｓのエミッタに接続され
る。
このバイアス電流１％１Ｒｔｔはバイアス電流ＩＩＩの
半分を抵抗Ｒｅ ’に経て抵抗ＲγとトランジスタＴｒ
のエミッタとの接続点に供給し、また残シの半分を抵抗
Ｒｓｏ１ｋＭて抵抗Ｒ，とトランジスタＴｒ、との接続
点に供給する。トランジスタＴｒ−−Ｔｒ、のコレクタ
は浮動電位に維持されないように相互接続する。
半分を抵抗Ｒｅ ’に経て抵抗ＲγとトランジスタＴｒ
のエミッタとの接続点に供給し、また残シの半分を抵抗
Ｒｓｏ１ｋＭて抵抗Ｒ，とトランジスタＴｒ、との接続
点に供給する。トランジスタＴｒ−−Ｔｒ、のコレクタ
は浮動電位に維持されないように相互接続する。
上記のような構成において動作ｔ−胱明する。
今、制御電流工、−〇と仮足すると、トランジスタＴｙ
−Ｔｒは必然的に全てカット・オフされ１
＄ る。このため、端子１１と１２との間の４６号電流は抵
抗Ｒ５＊ Ｒ７、Ｒ９、Ｒ１（１ａ Ｒ−およびＲ６會
駐て流れる。この場合、端子１１と１２との間の交ηを
抵抗値は篩いため、増幅段のオリ得は小さくなる。
−Ｔｒは必然的に全てカット・オフされ１
＄ る。このため、端子１１と１２との間の４６号電流は抵
抗Ｒ５＊ Ｒ７、Ｒ９、Ｒ１（１ａ Ｒ−およびＲ６會
駐て流れる。この場合、端子１１と１２との間の交ηを
抵抗値は篩いため、増幅段のオリ得は小さくなる。
Ｉ／２の＠流亀流は、抵抗Ｒ，，Ｒ７およびＲｓ ｋ介
して端子１１に流れるとともに、抵抗Ｒ１＠、Ｒ＄およ
びＲ＠ｔ’介して端子１２に流れる。従って、トランジ
スタ’ｒｒ、’ｒ（、のエミッタ電位は、トランジスタ
Ｔ ｙ ＊ Ｔ ｙ ４のエミ、り畠 電位よシ高くなり、またトランジスタＴｒｔ ＃Ｔｒ、
のエミッタ電位はトランジスタＴｒ、 、 ’ｒ、。
して端子１１に流れるとともに、抵抗Ｒ１＠、Ｒ＄およ
びＲ＠ｔ’介して端子１２に流れる。従って、トランジ
スタ’ｒｒ、’ｒ（、のエミッタ電位は、トランジスタ
Ｔ ｙ ＊ Ｔ ｙ ４のエミ、り畠 電位よシ高くなり、またトランジスタＴｒｔ ＃Ｔｒ、
のエミッタ電位はトランジスタＴｒ、 、 ’ｒ、。
のエミッタ電位よシも高くなる。
次に、制御電流源Ｉが少讐の制御４１電流Ｉ、？供給し
始める場合には トランジスタＴｒｙ ｅ Ｔｙ ｓの
エミッタ電位がトランジスタ’ｒ、 −’ｒｒ、の内
で最大の電位になるので導通するが、トランジスタＴｒ
、〜Ｔｒ、はカット・オフされたままである。この場合
、端子１１と１２との間の信号電ηＬは、抵抗Ｒ郡 、
ｉ（テ 、トランジスタＴｒ、 。
始める場合には トランジスタＴｒｙ ｅ Ｔｙ ｓの
エミッタ電位がトランジスタ’ｒ、 −’ｒｒ、の内
で最大の電位になるので導通するが、トランジスタＴｒ
、〜Ｔｒ、はカット・オフされたままである。この場合
、端子１１と１２との間の信号電ηＬは、抵抗Ｒ郡 、
ｉ（テ 、トランジスタＴｒ、 。
Ｔ１．および抵抗Ｒｓ 、Ｒａｔ介して流れるので、
この電流通路の抵抗は多少低くなる。従って、オリ得は
増加する。
この電流通路の抵抗は多少低くなる。従って、オリ得は
増加する。
制御１４［ｆｉＩ、がさらに増加すると、トランジスタ
Ｔｒ＊Ｔｒ が導通し、ついでトランジスタＳ
＠ Ｔｒ、Ｔｒ が導通する。このようにトランジス４ りが順次導通すると端子１１と１２との間の交流抵抗が
漸次低下するため、利得は次第に増加する。
Ｔｒ＊Ｔｒ が導通し、ついでトランジスタＳ
＠ Ｔｒ、Ｔｒ が導通する。このようにトランジス４ りが順次導通すると端子１１と１２との間の交流抵抗が
漸次低下するため、利得は次第に増加する。
ところで、近年半導体集秋回路装置においては、高集積
化が強く望まれており、上述した可変抵抗形成回路は一
般に多段構成にて用いられることが多いため、集桓化し
た場合にツヤターン面積が大きい欠点がわる。
化が強く望まれており、上述した可変抵抗形成回路は一
般に多段構成にて用いられることが多いため、集桓化し
た場合にツヤターン面積が大きい欠点がわる。
この発明は上記のような事情を鑑みてなされたもので、
その目的とするところは、ノ９ターンＴｋＪ積を細小で
巻る可変交流抵抗形成回路を提供することである。
その目的とするところは、ノ９ターンＴｋＪ積を細小で
巻る可変交流抵抗形成回路を提供することである。
すなわち、この発明においては、上記第１図の回路にお
けるトランジスタＴ、ｆ、 、−Ｔｒ ｓのペース領域
の中央部のペース幅１両側のベース幅より狭く形成する
。つまシトランジスタＴｒ ｓ 。
けるトランジスタＴ、ｆ、 、−Ｔｒ ｓのペース領域
の中央部のペース幅１両側のベース幅より狭く形成する
。つまシトランジスタＴｒ ｓ 。
Ｔｒ、のベース輪金トランジスタＴｒ ｓ 、Ｔ ｒ
ａおよびＴｙ ａ Ｔｒ のベース幅よシ狭く設足
するこγ １ とにより、中央部のトランジスタＴｒｍ ｅ Ｔ Ｆｓ
の電流増幅＊を周辺部よシ大きくなるように構成し、バ
イアス電流源として働く抵抗Ｒ１１が不要となるように
したものである。
ａおよびＴｙ ａ Ｔｒ のベース幅よシ狭く設足
するこγ １ とにより、中央部のトランジスタＴｒｍ ｅ Ｔ Ｆｓ
の電流増幅＊を周辺部よシ大きくなるように構成し、バ
イアス電流源として働く抵抗Ｒ１１が不要となるように
したものである。
以下、この発明の一実施例について図面を参照して説明
する。第２図はその構成を示すもので、上記第１図の回
路におけるトランジスタＴｒ−Ｔｒ のバイアス電流
源（抵抗Ｒ１１）を取ａ シ除いたものでおる。そして、上記第２図の回路におけ
るトランジスタＴ ｒ □ Ｔ ｒ ｓはＷ２Ｂ図（
ａ）。
する。第２図はその構成を示すもので、上記第１図の回
路におけるトランジスタＴｒ−Ｔｒ のバイアス電流
源（抵抗Ｒ１１）を取ａ シ除いたものでおる。そして、上記第２図の回路におけ
るトランジスタＴ ｒ □ Ｔ ｒ ｓはＷ２Ｂ図（
ａ）。
（ｂ）に示すような構成とする。（＆）図はパターン平
向図、（ｂ）図は←）図のＡ −Ａ’線に沿った断面構
成図である。図において、１５はトランジスタＴ ｒ’
□ Ｔｒ ｓのエミ、り領域（Ｐ型の拡散ｌ−）、１６
はベース領ｔｄ（Ｎ型のエピタキシャル層）、１７ｒＬ
コＬ／クタ領Ｍ’ｃｐ型のｍＷ層）、１８はＰ−型基板
、１９をよＮ＋型の埋込層・２０は分離波ｋｍ、２１ｍ
、２１ｂは各トランジスタのコレクタを共通接続するた
めのアルミ勢の配脳、１３は制御電流源とのコンタクト
を取るためのＮ型の拡散領域である。
向図、（ｂ）図は←）図のＡ −Ａ’線に沿った断面構
成図である。図において、１５はトランジスタＴ ｒ’
□ Ｔｒ ｓのエミ、り領域（Ｐ型の拡散ｌ−）、１６
はベース領ｔｄ（Ｎ型のエピタキシャル層）、１７ｒＬ
コＬ／クタ領Ｍ’ｃｐ型のｍＷ層）、１８はＰ−型基板
、１９をよＮ＋型の埋込層・２０は分離波ｋｍ、２１ｍ
、２１ｂは各トランジスタのコレクタを共通接続するた
めのアルミ勢の配脳、１３は制御電流源とのコンタクト
を取るためのＮ型の拡散領域である。
このような構成によれば、中央部のトランジスタのペー
ス領域が狭いためこの部分の電流壇暢率ｈ□が高くなり
、周辺に行くにしたがい徐々に低くなる。このため、バ
イアス電流を印加しなくても制御’ｉａｃ流１１の大き
さに応じて、中央部のトランジスタＴｒ７＊ Ｔｒ ｓ
から両側のトランジスタＴｒ ＋ ’ｌ’ｒ およ
びＴ ｒ ＋ Ｔ’ ａに向かって１
・ ３順次導通する。つまり、
上記第１図の回路と同様な動作上行なう。従って、抵抗
Ｒ１１およびこの抵抗Ｒ１１と抵抗Ｒ１，Ｒ１０への配
−が不要となるので、パターンを単純化かつ面積をね小
できる。
ス領域が狭いためこの部分の電流壇暢率ｈ□が高くなり
、周辺に行くにしたがい徐々に低くなる。このため、バ
イアス電流を印加しなくても制御’ｉａｃ流１１の大き
さに応じて、中央部のトランジスタＴｒ７＊ Ｔｒ ｓ
から両側のトランジスタＴｒ ＋ ’ｌ’ｒ およ
びＴ ｒ ＋ Ｔ’ ａに向かって１
・ ３順次導通する。つまり、
上記第１図の回路と同様な動作上行なう。従って、抵抗
Ｒ１１およびこの抵抗Ｒ１１と抵抗Ｒ１，Ｒ１０への配
−が不要となるので、パターンを単純化かつ面積をね小
できる。
なお、上述したペース領域１６のパターンの傾斜は付け
なくても創作が可能でおるが、この場合制御電ηＬＩ、
によって動作するのはトランジスタＴ ｒ ｓ ＋ Ｔ
ｒ のみでおり、出力特性は多少悪くなる。
なくても創作が可能でおるが、この場合制御電ηＬＩ、
によって動作するのはトランジスタＴ ｒ ｓ ＋ Ｔ
ｒ のみでおり、出力特性は多少悪くなる。
以上説明したようにこの発明によれば、ツヤターン面積
を縮小で畷る可変交流抵抗形成回路が得られる。
を縮小で畷る可変交流抵抗形成回路が得られる。
第１図は従来の可変交流抵抗形成回路を示す因、第２図
はこの発明の一実施例に係る可変交流抵抗形成回路を示
す図、第３図（＆） 、 （ｂ）はそれぞれ上記第２図
の回路における可変交流抵抗金層する回路の・リーン構
成例を示す図である。 Ｒ１−Ｒｓｏ−Ｔｒ 、 Ｔｒ −増１−トランジ
スタ、１ ！ ’ｒｒ−’ｒｒ ・・・トランジスタ、■・・・制御
電流源、１ − ■ｃｃ・・・電源・ 出厭人代理人 弁理士 鈴 江 武 彦第２図 第３図 １
はこの発明の一実施例に係る可変交流抵抗形成回路を示
す図、第３図（＆） 、 （ｂ）はそれぞれ上記第２図
の回路における可変交流抵抗金層する回路の・リーン構
成例を示す図である。 Ｒ１−Ｒｓｏ−Ｔｒ 、 Ｔｒ −増１−トランジ
スタ、１ ！ ’ｒｒ−’ｒｒ ・・・トランジスタ、■・・・制御
電流源、１ − ■ｃｃ・・・電源・ 出厭人代理人 弁理士 鈴 江 武 彦第２図 第３図 １
Claims (2)
- （１）電源と接地点間に接続される第１の抵抗。 第１の増幅トランジスタおよび第２の抵抗から成る直列
回路と、この直列回路に並列接続される第３の抵抗、第
２の増幅トランジスタおよび第４の抵抗から成る直列回
路と、上記第１の増幅トランジスタと第２の抵抗との接
続点と第２の増幅トランジスタと第４の抵抗との接続点
間に配設され制御′＃を流源からの電流によって導通制
御される第１．第２のトランジスタ回路とｔ具備し、上
記第１．第２の増−トランジスタに入力信号を供給して
導通制御し、上記第１の抵抗と第１の増幅トランジスタ
との接続点および第３の抵抗と第２の増幅トランジスタ
との接続点から出力を得るように構成したことｔ−特徴
とする可変交流抵抗形成回路。 - （２）上記第１．第２のトランジスタ１ｇ１ｗ！は、そ
れぞれ抵抗と電流増幅率の異なるトランジスタから成る
ラダー回路網によって形成したことｔ特徴とする特許請
求の範囲ＷＪ１項記載の可変交ｔＩＬ抵抗形成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8742482A JPS58204614A (ja) | 1982-05-24 | 1982-05-24 | 可変交流抵抗形成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8742482A JPS58204614A (ja) | 1982-05-24 | 1982-05-24 | 可変交流抵抗形成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58204614A true JPS58204614A (ja) | 1983-11-29 |
Family
ID=13914485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8742482A Pending JPS58204614A (ja) | 1982-05-24 | 1982-05-24 | 可変交流抵抗形成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58204614A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6933783B2 (en) | 2001-11-29 | 2005-08-23 | Sanyo Electric Co., Ltd. | Variable gain differential amplifier and multiplication circuit |
| EP1681764A2 (en) * | 2000-02-15 | 2006-07-19 | Broadcom Corporation | Variable transconductance variable gain amplifier utilizing a degenerated differential pair |
| US10608599B2 (en) | 2017-08-14 | 2020-03-31 | Sumitomo Electric Industries, Ltd. | Variable gain circuit and transimpedance amplifier using the same |
| US11228293B2 (en) | 2018-12-03 | 2022-01-18 | Sumitomo Electric Industries, Ltd. | Differential amplifier circuit having stable gain |
| US11437962B2 (en) | 2019-10-24 | 2022-09-06 | Sumitomo Electric Industries, Ltd. | Differential amplifier circuit having variable gain |
-
1982
- 1982-05-24 JP JP8742482A patent/JPS58204614A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1681764A2 (en) * | 2000-02-15 | 2006-07-19 | Broadcom Corporation | Variable transconductance variable gain amplifier utilizing a degenerated differential pair |
| EP1681764A3 (en) * | 2000-02-15 | 2008-11-26 | Broadcom Corporation | Variable transconductance variable gain amplifier utilizing a degenerated differential pair |
| US6933783B2 (en) | 2001-11-29 | 2005-08-23 | Sanyo Electric Co., Ltd. | Variable gain differential amplifier and multiplication circuit |
| US6956435B2 (en) | 2001-11-29 | 2005-10-18 | Sanyo Electric Co., Ltd. | Variable gain differential amplifier and multiplication circuit |
| US10608599B2 (en) | 2017-08-14 | 2020-03-31 | Sumitomo Electric Industries, Ltd. | Variable gain circuit and transimpedance amplifier using the same |
| US11228293B2 (en) | 2018-12-03 | 2022-01-18 | Sumitomo Electric Industries, Ltd. | Differential amplifier circuit having stable gain |
| US11437962B2 (en) | 2019-10-24 | 2022-09-06 | Sumitomo Electric Industries, Ltd. | Differential amplifier circuit having variable gain |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4394625A (en) | Semiconductor integrated circuit device | |
| JPS58204614A (ja) | 可変交流抵抗形成回路 | |
| US5557139A (en) | Buried base vertical bipolar power transistor with improved current gain and operation area | |
| US3502997A (en) | Integrated semiconductor cascode amplifier | |
| US6483683B1 (en) | Overvoltage protection | |
| US4547743A (en) | Variable resistance gain control integrated circuit | |
| US4051443A (en) | Differential amplifier | |
| JPH01171281A (ja) | 電圧降下制御ダイオード | |
| JPS6228087Y2 (ja) | ||
| GB2074789A (en) | Controllable alternating-current resistance for a gain controlled amplifier | |
| JP2517229B2 (ja) | 差動増幅回路 | |
| JP2854181B2 (ja) | 半導体装置 | |
| JPH02237311A (ja) | Ｎｐｎ逆ベータ感度を減少させたフィードホワードダーリントン回路 | |
| JPH0656848B2 (ja) | ラテラル型トランジスタ | |
| JPH0126194B2 (ja) | ||
| JPS63202958A (ja) | 半導体集積回路 | |
| JP2953623B2 (ja) | プレーナ型サイリスタ | |
| JPS59181667A (ja) | 半導体装置 | |
| US5323056A (en) | Bipolar transistor with a particular emitter structure | |
| JPS5847712Y2 (ja) | 半導体集積回路 | |
| JP2648027B2 (ja) | Ｉｉｌ型半導体装置 | |
| JPS6123892B2 (ja) | ||
| JPH04186763A (ja) | 半導体装置 | |
| JPS596515B2 (ja) | 集積回路装置 | |
| JPS61190971A (ja) | 高周波トランジスタ |