JPS596515B2 - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS596515B2 JPS596515B2 JP52030121A JP3012177A JPS596515B2 JP S596515 B2 JPS596515 B2 JP S596515B2 JP 52030121 A JP52030121 A JP 52030121A JP 3012177 A JP3012177 A JP 3012177A JP S596515 B2 JPS596515 B2 JP S596515B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- integrated circuit
- npn
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は集積回路装置に関するもので、その目的とする
ところは大容量を作ることの困難な集積回路内部におい
て大容量を等価的に得ることのできるミラー（Ｍｉｌｌ
ｅｒ）積分回路を構成するに適した構造を提供すること
にある。
ところは大容量を作ることの困難な集積回路内部におい
て大容量を等価的に得ることのできるミラー（Ｍｉｌｌ
ｅｒ）積分回路を構成するに適した構造を提供すること
にある。
Ｍｉｌｌｅｒ積分回路はエミッタ接地トランジスタのコ
レクタとベース間に接続された容量がＭｉｌｌｅｒ効果
により約ゲイン倍に拡大され、非常に大きく入力側に現
われるようにしたものである。
レクタとベース間に接続された容量がＭｉｌｌｅｒ効果
により約ゲイン倍に拡大され、非常に大きく入力側に現
われるようにしたものである。
ところで、通常の集積回路においてトランジスタの作り
込まれた島領域と上述のコレクタ・ベース間容量とは別
の島領域に形成される。
込まれた島領域と上述のコレクタ・ベース間容量とは別
の島領域に形成される。
すなわちこの別の島領域にＰＮ接合ダイオードを作成し
、この逆バイアス容量を用い、上記トランジスタとは配
線で接続される構造となつている。本発明はこのような
実情に鑑み、１つの島領域内に、トランジスタおよびこ
のトランジスタのコレクタ・ベース間に形成されるコン
デンサを形成することのできる構造を提供するものであ
る。
、この逆バイアス容量を用い、上記トランジスタとは配
線で接続される構造となつている。本発明はこのような
実情に鑑み、１つの島領域内に、トランジスタおよびこ
のトランジスタのコレクタ・ベース間に形成されるコン
デンサを形成することのできる構造を提供するものであ
る。
しかも本発明は単に集積回路においてコンデンサを逆バ
イアスされたダイオードによつて構成するものではなく
、前記ダイオードを増幅用トランジスタとは逆導電形の
トランジスタで構成することにより、集積回路内の１つ
の島領域に増幅用トランジスタとそれとは逆の導電形ト
ランジスタとる形成できるようにしたことに特徴を有す
るものである。以下、本発明を添付図面とともに説明す
る。
イアスされたダイオードによつて構成するものではなく
、前記ダイオードを増幅用トランジスタとは逆導電形の
トランジスタで構成することにより、集積回路内の１つ
の島領域に増幅用トランジスタとそれとは逆の導電形ト
ランジスタとる形成できるようにしたことに特徴を有す
るものである。以下、本発明を添付図面とともに説明す
る。
第１図Ａは本発明の一実施例にかかる集積回路の要部を
示し、ローパスフィルタ（ＬＰＦ）の構成された回路構
成を示す。１は入力端子、２はエミッタ接地増幅用トラ
ンジスタ、３は増幅用ＰＮＰ形トランジスタ、４は帰還
コンデンサ用ＮＰＮ形トランジスタ、５、６、Ｔ、８は
抵抗である。
示し、ローパスフィルタ（ＬＰＦ）の構成された回路構
成を示す。１は入力端子、２はエミッタ接地増幅用トラ
ンジスタ、３は増幅用ＰＮＰ形トランジスタ、４は帰還
コンデンサ用ＮＰＮ形トランジスタ、５、６、Ｔ、８は
抵抗である。
この回路において、抵抗５、トランジスタ４よりなるコ
ンデンサにてＭｉｌｌｅｒ積分回路が構成され、ＰＮＰ
トランジスタ３のベース・コレクタ間に、ＮＰＮトラン
ジスタのコレクタ・ベースを共通接して形成されたダイ
オードを接続している。そしてトランジスタのベースに
トランジスタ４のコレクタ・エミツタ共通接続点を接続
し、トランジスタ４のベースにトランジスタ３のコレク
タを接続しており、このダイオードはトランジスタ３の
ベース・コレクタに逆バイアス接続されている。第１図
Ｂは増幅用トランジスタとダイオード用トランジスタの
導電形を同Ａとは逆とした同Ａの破線に対応する部分を
示す。すなわちＮＰＮトランジスタ１４にて増幅用トラ
ンジスタを形成し、ＰＮＰトランジスタ１３のエミツタ
ベースを接続して逆バイアスダイオードを構成しコンデ
ンサを接続することにより同Ａと同様の回路を構成した
ものである。さて、通常のバイポーラトランジスタの形
成される半導体集積回路は、Ｐ形基板土にＮ形のエピタ
キシヤル層を形成し、この層表面から選択的に分離拡散
を施して複数の島領域を形成し、このそれぞれの島領域
内に個々の素子を形成する方法が用いられるが、本発明
は第１図Ａの破線部あるいは同Ｂの回路構成を同一島領
域内に作り込むものである。
ンデンサにてＭｉｌｌｅｒ積分回路が構成され、ＰＮＰ
トランジスタ３のベース・コレクタ間に、ＮＰＮトラン
ジスタのコレクタ・ベースを共通接して形成されたダイ
オードを接続している。そしてトランジスタのベースに
トランジスタ４のコレクタ・エミツタ共通接続点を接続
し、トランジスタ４のベースにトランジスタ３のコレク
タを接続しており、このダイオードはトランジスタ３の
ベース・コレクタに逆バイアス接続されている。第１図
Ｂは増幅用トランジスタとダイオード用トランジスタの
導電形を同Ａとは逆とした同Ａの破線に対応する部分を
示す。すなわちＮＰＮトランジスタ１４にて増幅用トラ
ンジスタを形成し、ＰＮＰトランジスタ１３のエミツタ
ベースを接続して逆バイアスダイオードを構成しコンデ
ンサを接続することにより同Ａと同様の回路を構成した
ものである。さて、通常のバイポーラトランジスタの形
成される半導体集積回路は、Ｐ形基板土にＮ形のエピタ
キシヤル層を形成し、この層表面から選択的に分離拡散
を施して複数の島領域を形成し、このそれぞれの島領域
内に個々の素子を形成する方法が用いられるが、本発明
は第１図Ａの破線部あるいは同Ｂの回路構成を同一島領
域内に作り込むものである。
このことを第２図とともに説明する。第２図は半導体集
積回路装置において、第１図の回路Ａの破線部もしくは
同Ｂの部分の作り込まれた状態を示し、同Ａは要部概略
平面図、同ＢはＡの−″線の断面構造を示す。第２図に
おいて、破線Ｘは第１図のＮＰＮトランジスタ４または
１４の部分を示し、一点鎖線ＹはＰＮＰラテラルトラン
ジスタ３または「３の部分を示す。そして第２図におい
て、１０はＰ形シリコン基板、１１はｐ＋形分離拡散領
域１２にて分離されたＮ形エピタキシャル層よりなる島
領域で、この島領域１１内にＰＮＰ，ＮＰＮ両トランジ
スタが作り込まれている。そして、１１はＮＰＮトラン
ジスタのコレクタ、２１はＮＰＮトランジスタのＰ形ベ
ース領域、２２は同トランジスタのＮ＋形エミツタ領域
、２３はＰＮＰトランジスタのエミツタ領域である。す
なわち、第１図と第２図の対応を説明すると、第２図Ｂ
ａ−ｄの端子は、ａ・・・・・・ＮＰＮトランジスタの
エミツタ、ｂ・・・・・・ＮＰＮトランジスタのベース
（ラテラルＰＮＰトランジスタのコレクタ）、ｃ・・・
・・・ラテラルＰＮＰトランジスタのエミツタ、ｄ・・
・・・・ＮＰＮトランジスタのコレクタ（ラテラルＰＮ
Ｐトランジスタのベース）の各働きを行う。
積回路装置において、第１図の回路Ａの破線部もしくは
同Ｂの部分の作り込まれた状態を示し、同Ａは要部概略
平面図、同ＢはＡの−″線の断面構造を示す。第２図に
おいて、破線Ｘは第１図のＮＰＮトランジスタ４または
１４の部分を示し、一点鎖線ＹはＰＮＰラテラルトラン
ジスタ３または「３の部分を示す。そして第２図におい
て、１０はＰ形シリコン基板、１１はｐ＋形分離拡散領
域１２にて分離されたＮ形エピタキシャル層よりなる島
領域で、この島領域１１内にＰＮＰ，ＮＰＮ両トランジ
スタが作り込まれている。そして、１１はＮＰＮトラン
ジスタのコレクタ、２１はＮＰＮトランジスタのＰ形ベ
ース領域、２２は同トランジスタのＮ＋形エミツタ領域
、２３はＰＮＰトランジスタのエミツタ領域である。す
なわち、第１図と第２図の対応を説明すると、第２図Ｂ
ａ−ｄの端子は、ａ・・・・・・ＮＰＮトランジスタの
エミツタ、ｂ・・・・・・ＮＰＮトランジスタのベース
（ラテラルＰＮＰトランジスタのコレクタ）、ｃ・・・
・・・ラテラルＰＮＰトランジスタのエミツタ、ｄ・・
・・・・ＮＰＮトランジスタのコレクタ（ラテラルＰＮ
Ｐトランジスタのベース）の各働きを行う。
したがつて、端子ａとｄを配線接続して構成すれば第２
図Ａの回路構成を得ることができる。また端子ｃ（５ｄ
を配線接続して構成すれば第２図Ｂの回路構成を得るこ
とができる。このように本発明の場合、増幅用トランジ
スタとダイオードとして働く逆の形のトランジスタとを
同一の島領域に形成したので、従来の別の島領域に各回
路素子が設けられていた場合のような相互配線の必要が
なく、集積回路における占有面積を大きく減少すること
ができ、集積回路の高密度化に有益である。しかも、Ｍ
ｌｌｌｅｒ積分回路を構成する上記各素子は、相補型構
成により同一島領域内に作成された結果、各素子が近接
しているため熱バランスの点でも有利である。また、こ
のＭｉｌｌｅｒ積分回路の前後に接続される回路の形式
や直流電位、Ｍｉｌｌｅｒ積分回路に必要な増幅度や周
波数特性、回路を構成する素子の耐圧などにより、相補
形トランジスタのいずれのトランジスタを増幅器として
用い、いずれをダイオードとするかは集積回路内の１個
所の配線変更によつて容易に選択でき、素子構造を変え
る必要もなく、回路設計上の自由度が高い点は非常に有
利である。
図Ａの回路構成を得ることができる。また端子ｃ（５ｄ
を配線接続して構成すれば第２図Ｂの回路構成を得るこ
とができる。このように本発明の場合、増幅用トランジ
スタとダイオードとして働く逆の形のトランジスタとを
同一の島領域に形成したので、従来の別の島領域に各回
路素子が設けられていた場合のような相互配線の必要が
なく、集積回路における占有面積を大きく減少すること
ができ、集積回路の高密度化に有益である。しかも、Ｍ
ｌｌｌｅｒ積分回路を構成する上記各素子は、相補型構
成により同一島領域内に作成された結果、各素子が近接
しているため熱バランスの点でも有利である。また、こ
のＭｉｌｌｅｒ積分回路の前後に接続される回路の形式
や直流電位、Ｍｉｌｌｅｒ積分回路に必要な増幅度や周
波数特性、回路を構成する素子の耐圧などにより、相補
形トランジスタのいずれのトランジスタを増幅器として
用い、いずれをダイオードとするかは集積回路内の１個
所の配線変更によつて容易に選択でき、素子構造を変え
る必要もなく、回路設計上の自由度が高い点は非常に有
利である。
以上の構造は同一島領域にＮＰＮ又はＰＮＰ増幅用トラ
ンジスタとこれとは逆導電形トランジスタよりなる逆バ
イアスダイオードを形成することにより、上記のような
優れた効果を得られたものである。
ンジスタとこれとは逆導電形トランジスタよりなる逆バ
イアスダイオードを形成することにより、上記のような
優れた効果を得られたものである。
さらに、第１図ＡではラテラルＰＮＰトランジスタ３の
周波数特性の悪いのを利用して増幅用に用い、ＰＮＰト
ランジスタのベース・エミツタ間の大容量を利用して特
性の良いＬＰＦを実現している。
周波数特性の悪いのを利用して増幅用に用い、ＰＮＰト
ランジスタのベース・エミツタ間の大容量を利用して特
性の良いＬＰＦを実現している。
また同ＢはラテラルＰＮＰトランジスタをダイオードと
して用いているため、この耐圧はＮＰＮトランジスタの
コレクタ・ベース間耐圧と等しくなり、この点では回路
設計上極めて有利となる場合がある。
して用いているため、この耐圧はＮＰＮトランジスタの
コレクタ・ベース間耐圧と等しくなり、この点では回路
設計上極めて有利となる場合がある。
以上のように本発明によれば大容量を得ることが非常に
困難な集積回路内で、小容量を用いて等価的に大容量を
形成することができるとともに、トランジスタと容量を
１つの島領域内に形成するので、ＭｉｌＩｅｒ積分回路
を有する集積回路の作成に大きく寄与するものである。
困難な集積回路内で、小容量を用いて等価的に大容量を
形成することができるとともに、トランジスタと容量を
１つの島領域内に形成するので、ＭｉｌＩｅｒ積分回路
を有する集積回路の作成に大きく寄与するものである。
第１図Ａは本発明の一実施例にかかるＭｉｌｌｅｒ積分
回路の構成されたローパスフイルタの回路構成図、同Ｂ
は同Ａの破線部の他の構成回路図、第２図Ａは第１図Ａ
の破線部又は第１図Ｂの部分の集積回路における平面構
成図、同ＢはＡの−『線断面図である。 １・・・・・・Ｐ形シリコン基板、１１・・・・・・Ｎ
形エピタキシャル島領域、３・・・・・・ＰＮＰトラン
ジスタ、４・・・・・・ＮＰＮトランジスタよりなる逆
バイアスダイオード、１３・・・・・・ＰＮＰトランジ
スタよりなる逆バイアスダイオード、１４・・・・・・
ＮＰＮトランジスタ。
回路の構成されたローパスフイルタの回路構成図、同Ｂ
は同Ａの破線部の他の構成回路図、第２図Ａは第１図Ａ
の破線部又は第１図Ｂの部分の集積回路における平面構
成図、同ＢはＡの−『線断面図である。 １・・・・・・Ｐ形シリコン基板、１１・・・・・・Ｎ
形エピタキシャル島領域、３・・・・・・ＰＮＰトラン
ジスタ、４・・・・・・ＮＰＮトランジスタよりなる逆
バイアスダイオード、１３・・・・・・ＰＮＰトランジ
スタよりなる逆バイアスダイオード、１４・・・・・・
ＮＰＮトランジスタ。
Claims (1)
- 【特許請求の範囲】 １ Ｐ形基板上のエピタキシャル層よりなる１つの島領
域内にＮＰＮ形トランジスタとラテラルＰＮＰ形トラン
ジスタを形成し、これらのトランジスタのうち一方のト
ランジスタのコレクタ・ベース間に他方のトランジスタ
を逆バイアスダイオード接続してミラー積分回路を構成
したことを特徴とする集積回路装置。 ２ 一方のトランジスタがラテラルＰＮＰ形、他方のト
ランジスタがＮＰＮ形であり、上記ＮＰＮトランジスタ
のコレクタ・エミッタが共通に上記ＰＮＰトランジスタ
のベースに接続され、上記ＮＰＮトランジスタのベース
が上記ＰＮＰトランジスタのコレクタに接続されている
ことを特徴とする特許請求の範囲第１項に記載の集積回
路装置。 ３ 一方のトランジスタがＮＰＮ形、他方のトランジス
タがラテラルＰＮＰ形であり、ＰＮＰトランジスタのエ
ミッタ・ベースが共通に上記ＮＰＮトランジスタのコレ
クタに接続され、上記ＰＮＰトランジスタのコレクタが
上記ＮＰＮトランジスタのベースに接続されていること
を特徴とする特許請求の範囲第１項に記載の集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52030121A JPS596515B2 (ja) | 1977-03-17 | 1977-03-17 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52030121A JPS596515B2 (ja) | 1977-03-17 | 1977-03-17 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53115186A JPS53115186A (en) | 1978-10-07 |
| JPS596515B2 true JPS596515B2 (ja) | 1984-02-13 |
Family
ID=12294938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52030121A Expired JPS596515B2 (ja) | 1977-03-17 | 1977-03-17 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596515B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61257319A (ja) * | 1985-03-25 | 1986-11-14 | コンパニ− アンドストウリエ−ル デウ メカニズム | 自動車用サンバイザ− |
-
1977
- 1977-03-17 JP JP52030121A patent/JPS596515B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61257319A (ja) * | 1985-03-25 | 1986-11-14 | コンパニ− アンドストウリエ−ル デウ メカニズム | 自動車用サンバイザ− |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53115186A (en) | 1978-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06216138A (ja) | トランジスタ及びその製造方法 | |
| US4084174A (en) | Graduated multiple collector structure for inverted vertical bipolar transistors | |
| US3890634A (en) | Transistor circuit | |
| JPH01146352A (ja) | 能動及び受動素子を絶縁ポケット内に含み、各素子とそれを含むポケットの間での破壊電圧よりも高い電圧において動作する集積構造 | |
| JPS596515B2 (ja) | 集積回路装置 | |
| CA1132203A (en) | Frequency divider | |
| JPS62229967A (ja) | Ｎｐｎトランジスタ−の固有降伏電圧より大きい降伏電圧を有するｎｐｎ等価構造 | |
| EP0037818B1 (en) | Current source having saturation protection | |
| US4547743A (en) | Variable resistance gain control integrated circuit | |
| US4131806A (en) | I.I.L. with injector base resistor and schottky clamp | |
| US4160986A (en) | Bipolar transistors having fixed gain characteristics | |
| JPH0369177B2 (ja) | ||
| JPS6331941B2 (ja) | ||
| JP2587424B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH069505Y2 (ja) | パルス発生回路装置 | |
| JPS6329835B2 (ja) | ||
| Su et al. | A new complementary monolithic transistor structure | |
| JPH0614496Y2 (ja) | 電流ミラ−回路 | |
| JPS5847712Y2 (ja) | 半導体集積回路 | |
| JPH0563147A (ja) | 半導体集積回路及びその製造方法 | |
| JPS6211526B2 (ja) | ||
| JPS639410B2 (ja) | ||
| JPS60136249A (ja) | 半導体装置 | |
| JPS648924B2 (ja) | ||
| JPS5886769A (ja) | 横型ｐｎｐトランジスタ |