JPS6329835B2 - - Google Patents
Info
- Publication number
- JPS6329835B2 JPS6329835B2 JP55131676A JP13167680A JPS6329835B2 JP S6329835 B2 JPS6329835 B2 JP S6329835B2 JP 55131676 A JP55131676 A JP 55131676A JP 13167680 A JP13167680 A JP 13167680A JP S6329835 B2 JPS6329835 B2 JP S6329835B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- type
- emitter
- ring
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は横形（ラテラル）トランジスタ技術に
関する。
関する。
モノリシツクICにおいて、多くの分野で使用
されているラテラルpnpトランジスタは、第１図
に示すように、ｎ型Si基体（実際はｐ型基板１上
にエピタキシヤル成長させたｎ型Si層２）をベー
スとしてその表面に形成したリング状のｐ型拡散
層３からなるコレクタ３と、リングの内側に形成
した円形のｐ型拡散層からなるエミツタ４により
構成される。一般にかかるラテラルpnpトランジ
スタのベース抵抗rbb′はエミツタとベースの接触
抵抗rEB及びｎ型エピタキシヤルとn+型ベースコ
ンタクト部との間の抵抗rEPの和であり、この
rbb′が高くなることが欠点である。上記のうちエ
ミツタ・ベース接触抵抗rEBはエミツタ周辺長に
反比例する。したがつて従来のラテラルpnpトラ
ンジスタの構造ではベース抵抗rBB′を下げるため
にエミツタを並列に接続するか、又は極端に寸法
を大きくするようにしていた。
されているラテラルpnpトランジスタは、第１図
に示すように、ｎ型Si基体（実際はｐ型基板１上
にエピタキシヤル成長させたｎ型Si層２）をベー
スとしてその表面に形成したリング状のｐ型拡散
層３からなるコレクタ３と、リングの内側に形成
した円形のｐ型拡散層からなるエミツタ４により
構成される。一般にかかるラテラルpnpトランジ
スタのベース抵抗rbb′はエミツタとベースの接触
抵抗rEB及びｎ型エピタキシヤルとn+型ベースコ
ンタクト部との間の抵抗rEPの和であり、この
rbb′が高くなることが欠点である。上記のうちエ
ミツタ・ベース接触抵抗rEBはエミツタ周辺長に
反比例する。したがつて従来のラテラルpnpトラ
ンジスタの構造ではベース抵抗rBB′を下げるため
にエミツタを並列に接続するか、又は極端に寸法
を大きくするようにしていた。
又、従来のラテラルpnpトランジスタにおいて
コレクタが飽和した場合にベース電流がふえる、
すなわちダイオードと同じ状態となることで問題
があつた。
コレクタが飽和した場合にベース電流がふえる、
すなわちダイオードと同じ状態となることで問題
があつた。
本発明は上記した点にかんがみて改善を施した
ものであり、その目的はラテラルトランジスタの
面積を必要最小限にしてしかも十分に低いベース
抵抗を実現することにある。
ものであり、その目的はラテラルトランジスタの
面積を必要最小限にしてしかも十分に低いベース
抵抗を実現することにある。
本発明によれば、第２図に示すようにリング状
のコレクタCAの内側にコレクタと同心のリング
状のｐ型エミツタＥを設け、あるいはさらにその
リング状エミツタＥの内側に第２のｐ型コレクタ
CBを設けるものであり、これによりエミツタ周
辺長を長く（約２倍）にすることでrbb′を大幅に
低下させる効果を得るものである。なお第２のｐ
型コレクタCBは場合によつて省略することもあ
り得る。ベースコンタクト部Ｂは従来と同様にコ
レクタCAの外側に設ける。
のコレクタCAの内側にコレクタと同心のリング
状のｐ型エミツタＥを設け、あるいはさらにその
リング状エミツタＥの内側に第２のｐ型コレクタ
CBを設けるものであり、これによりエミツタ周
辺長を長く（約２倍）にすることでrbb′を大幅に
低下させる効果を得るものである。なお第２のｐ
型コレクタCBは場合によつて省略することもあ
り得る。ベースコンタクト部Ｂは従来と同様にコ
レクタCAの外側に設ける。
第３図は本発明の一実施例を示し、第３Ａ図は
第３図のＡ−Ａ視断面を示す。同図において、１
はｐ型Si基板、５はn+型埋込層、２はｎ型エピタ
キシヤル層、６はn+型拡散によるベースコンタ
クト部、３，７，８はp+型拡散による第１コレ
クタ、エミツタ及び第２コレクタを示す。９は表
面酸化によるSiO2膜、１０は各領域にコンタク
トするAl電極であつて、第３図に示すように外
側の領域の電極の一部を欠除させて内側の電極を
外側に取出すようにしている。
第３図のＡ−Ａ視断面を示す。同図において、１
はｐ型Si基板、５はn+型埋込層、２はｎ型エピタ
キシヤル層、６はn+型拡散によるベースコンタ
クト部、３，７，８はp+型拡散による第１コレ
クタ、エミツタ及び第２コレクタを示す。９は表
面酸化によるSiO2膜、１０は各領域にコンタク
トするAl電極であつて、第３図に示すように外
側の領域の電極の一部を欠除させて内側の電極を
外側に取出すようにしている。
第４図はこのラテラルpnpトランジスタTR1，
TR2が使用される低雑音アンプ入力段トランジス
タ回路を示すもので、この場合コレクタCAとCB
は短絡される。このpnpトランジスタのエミツタ
周辺長が従来型のトランジスタの約６倍であり、
トランジスタの面積は通常のラテラルpnpトラン
ジスタのエミツタを６パラレル接続したものの80
％程度となる。このような面積の差はエミツタ周
辺長を大きくすればするほど広がるものである。
たとえばエミツタ周辺長を12倍にすれば面積は50
％に減少する。
TR2が使用される低雑音アンプ入力段トランジス
タ回路を示すもので、この場合コレクタCAとCB
は短絡される。このpnpトランジスタのエミツタ
周辺長が従来型のトランジスタの約６倍であり、
トランジスタの面積は通常のラテラルpnpトラン
ジスタのエミツタを６パラレル接続したものの80
％程度となる。このような面積の差はエミツタ周
辺長を大きくすればするほど広がるものである。
たとえばエミツタ周辺長を12倍にすれば面積は50
％に減少する。
第５図はコレクタCAをGND（接地）に接続し、
コレクタCBから出力を取り出す場合の回路の例
である。入力がフルスイングしてCBが飽和した
場合、CAがなければ飽和電流はベースに流れ、
動作点が狂つてしまうが、CAがGNDに接続され
ているので飽和電流はCAに流れ、ベースの電位
は安定に保たれる。第６図に示すように、npnト
ランジスタのカレントミラーアクテイブロードに
使用した場合についても上記と同様の効果が得ら
れる。
コレクタCBから出力を取り出す場合の回路の例
である。入力がフルスイングしてCBが飽和した
場合、CAがなければ飽和電流はベースに流れ、
動作点が狂つてしまうが、CAがGNDに接続され
ているので飽和電流はCAに流れ、ベースの電位
は安定に保たれる。第６図に示すように、npnト
ランジスタのカレントミラーアクテイブロードに
使用した場合についても上記と同様の効果が得ら
れる。
このように本発明によれば、外側のコレクタ
CAと内側のコレクタCBを独立に使用した場合に
CBが飽和してもベース電流が増加しない効果を
有する。
CAと内側のコレクタCBを独立に使用した場合に
CBが飽和してもベース電流が増加しない効果を
有する。
本発明は主としてラテラルpnpトランジスタに
適用しうるものである。
適用しうるものである。
第１図は従来型のラテラルpnpトランジスタを
模型的に示す正面断面斜視図である。第２図は本
発明によるラテラルpnpトランジスタの原理的構
成を示す平面図、第３図は本発明によるラテラル
pnpトランジスタの一実施例を示す平面図、第３
Ａ図は第３図におけるＡ−Ａ断面線、第４図乃至
第６図は本発明によるラテラルpnpトランジスタ
が使用される応用回路図である。 １……ｐ型Si基板、２……ｎ型Si層、３……ｐ
型拡散リング状コレクタCA、４……ｐ型拡散エ
ミツタ、５……n+型埋込層、６……n+ベースコ
ンタクト部、７……p+型拡散リング状エミツタ、
８……p+型拡散コレクタCB、９……SiO2膜、１
０……Al電極。
模型的に示す正面断面斜視図である。第２図は本
発明によるラテラルpnpトランジスタの原理的構
成を示す平面図、第３図は本発明によるラテラル
pnpトランジスタの一実施例を示す平面図、第３
Ａ図は第３図におけるＡ−Ａ断面線、第４図乃至
第６図は本発明によるラテラルpnpトランジスタ
が使用される応用回路図である。 １……ｐ型Si基板、２……ｎ型Si層、３……ｐ
型拡散リング状コレクタCA、４……ｐ型拡散エ
ミツタ、５……n+型埋込層、６……n+ベースコ
ンタクト部、７……p+型拡散リング状エミツタ、
８……p+型拡散コレクタCB、９……SiO2膜、１
０……Al電極。
Claims (1)
- １ 半導体基板をベースとしてその表面に基板と
異なる導電型のリング状半導体領域を形成してこ
れを第１のコレクタとし、第１のコレクタの内側
にこれと同心の基板と異なる導電型のリング状半
導体領域を形成してエミツタとするとともに、上
記リング状のエミツタ領域の内側にさらに基板と
異なる導電型の半導体領域を形成して、これを第
２のコレクタとしたことを特徴とする横形トラン
ジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55131676A JPS5758355A (en) | 1980-09-24 | 1980-09-24 | Horizontal type transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55131676A JPS5758355A (en) | 1980-09-24 | 1980-09-24 | Horizontal type transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5758355A JPS5758355A (en) | 1982-04-08 |
| JPS6329835B2 true JPS6329835B2 (ja) | 1988-06-15 |
Family
ID=15063614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55131676A Granted JPS5758355A (en) | 1980-09-24 | 1980-09-24 | Horizontal type transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5758355A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60146353U (ja) * | 1984-03-08 | 1985-09-28 | 三洋電機株式会社 | ラテラル型トランジスタ |
| JPS63238550A (ja) * | 1987-03-27 | 1988-10-04 | Terumo Corp | 酵素センサ |
-
1980
- 1980-09-24 JP JP55131676A patent/JPS5758355A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5758355A (en) | 1982-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4095252A (en) | Composite jfet-bipolar transistor structure | |
| JPS6329835B2 (ja) | ||
| US4994694A (en) | Complementary composite PNP transistor | |
| US4345166A (en) | Current source having saturation protection | |
| JPH02130868A (ja) | 半導体装置 | |
| JPH0528812Y2 (ja) | ||
| JPH069505Y2 (ja) | パルス発生回路装置 | |
| US5401995A (en) | Circuit with diode-protected emitter resistors | |
| JPH0691384B2 (ja) | 半導体集積回路装置 | |
| JPS6211526B2 (ja) | ||
| JPS63107162A (ja) | 縦型ｐｎｐトランジスタ | |
| JP3396763B2 (ja) | ロジック回路 | |
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JPH0249061B2 (ja) | ||
| JP2517229B2 (ja) | 差動増幅回路 | |
| JPH0614496Y2 (ja) | 電流ミラ−回路 | |
| JPH04150207A (ja) | 差動アンプ | |
| JPS61150383A (ja) | 半導体装置 | |
| JPH0846220A (ja) | Ａｇｃダイオード及びこれを用いたａｇｃ増幅装置 | |
| JPS59188160A (ja) | 半導体集積回路装置 | |
| JPS5950108B2 (ja) | トランジスタ | |
| Su et al. | A new complementary monolithic transistor structure | |
| JPH0130308B2 (ja) | ||
| JPS61110456A (ja) | 半導体装置 | |
| JPS596515B2 (ja) | 集積回路装置 |