JPS63107162A - 縦型ｐｎｐトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置、とくに逆方向縦型ｐｎｐトランジ
スタ技術に関する。

〔従来技術〕

ＮＰＮトランジスタやｐｎｐトランジスタを複数個並列
接続してその１つのトランジスタ（基準トランジスタ）
のベースΦコレクタを共通接続した定電流回路がカレン
トミラー回路としてコロナ社発行「集積回路工学（２）
Ｊ１９７９年６月２０日発行日、ｐ１７〜ｐ２１に記載
されている。これは半導体装置としてマルチエミッタの
型を有するが、横型であるためにどうしても素子面積が
大きくなる欠点がある。また、横型ｐｎｐ　）ランジス
タは一般にｈＦＥが小さく、ベース電流補償回路が素子
面積を小さくする手段として縦型トランジスタとする考
えがある。縦型ｐｎｐ　）ランジスタについては、たと
えば日経マグロウヒル社ＮＩＫＫＥＩＥＬＥＣＴＲＯＮ
ＩＣ３Ｌ　９８５年６．２０号ｐ１８２に記載されてい
る。この記載によれば、ｎ型エピタキシャルｎ型層にお
いて、ｎ＋＋込層の上にｐ＋型層を埋め込み、ｎ型ウェ
ルなベースとし、ウェルの表面にｐ拡散層を形成してエ
ミッタとし、別の位置でｐ＋＋込層に接続するコレフタ
ル拡散層を形成するものである。

〔発明が解決しようとする問題点〕

上記縦型ｐｎｐ）ランジスタ構造は順方向に電流が流れ
るものであり、コレクタを並列して複数個所形成するこ
とは困難である。

本発明は上記した問題を克服するためになされたもので
あり、その目的とするところは、占有面積が小さくかつ
、電流特性が良く、ベース電流補償回路の不要な縦型ｐ
ｎｐ）ランジスタを提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は本
明細曹の記述及び添付図面からあきらかになろう。

〔問題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。

すなわち、半導体基板表面上にｐ＋＋埋込層を有するｎ
型半導体層がベースとして形成され、このｎ型半導体層
表面にコレクタとなるｐ＋型型数散層、これとならんで
エミッタとなるｐ＋層が形成され、基板内部側から表面
側へ電流がながれるようにした縦型ｐｎｐ）ランジスタ
である。

〔作用〕

上記した手段によれば、エミッタをｐ　埋込層に接続し
、マルチコレクタとして形成できるから面積小さくてｈ
ＦＥが高く、電流比の制御が容易な縦型ｐｎｐ　）ラン
ジスタを形成でき、前記目的を達成できる。

〔実施例１〕 第１図は本発明の原理的構造である一実施例を示すもの
であって、半導体基板上に形成された逆方向縦型ｐｎｐ
　）ランジスタの断面図である。

１は単結晶シリコンからなる半導体基板（ｐ型又はｎ型
）である。

２はｐ＋＋込層、３はエピタキシャル法により基板上に
形成させたｎ型半導体層であってｐｎｐトランジスタの
ベースとなる。

４はｐｎｐ）ランジスタのコレクタとなるｐ＋層で、ｎ
層の表面に浅い拡散層として形成される。

５はｐｎｐ　）ランジスタのエミッタとなるｐ＋層でｎ
層の表面からｐ＋＋込層に達する深い拡散層として形成
される。

この縦型ｐｎｐ）ランジスタにおいては、電流の向きは
基板から表面へ向って基板主面に対し垂直方向に、すな
わち通常の縦型ｐｎｐに対して逆方向に流れることにな
る。

このような実施例で示した構造によれば、（１）エミッ
タをｐ＋＋込層を用いることによって面積効率を大幅に
向上することができ、（２）縦型を採用することにより
、ｈＦＥが高く、又、（３）ベース電流補償回路も不要
である。

〔実施例２〕 第２図は本発明の応用実施例を示すものであって、半導
体基板上に形成されたマルチコレクタ逆方向縦型ｐｎｐ
）ランジスタの断面図である。

１１はｐ−型Ｓｉ基板（サブストレート）である。１２
はｎ＋＋込層である。１３はｐ＋＋込層、１４はアイソ
レージ！Ｉ７用ｐ　埋込層であって、これらはいずれも
基板１１表面にイオン注入されｎ＋＋込層１２と同時に
拡散され、その上にエピタキシャル成長によりｎ型Ｓｉ
層１５が形成される。

１６はエミッタ取出し部となるｐ＋層、１７はアイソレ
ーションｐ＋層でこれらは同時にエピタキシャルｎ層１
５の表面に選択的にイオン注入されて深く拡散されてｐ
＋＋込層１３．１４に接続される。１８はコレクタとな
るｐ＋層であってｐ＋＋込層の上方に浅い拡散層として
複数個形成される。

１９はベース取出し部となるｎ　層で浅く拡散される。

第３図は各ｐ＋拡散層ｎ＋拡散層の配置の例を示す平面
図であって同図の矢印にそって切断した断面図が第２図
に対応する。

第４図は第２図、第３図のトランジスタに等価のカレン
トミラ回路の回路図である。同図に示すように複数の逆
方向ｐｎｐ　）ランジスタＱ、、Ｑ。

Ｑ、・・・・・・・・・はベース・エミッタを共通とし
、複数のコレクタにそれぞれ端子を有する。Ｑｏはベー
スとコレクタＣ８とが短絡され基準トランジスタとして
使用される。

このカレントミラー回路の基準トランジスタＱ０のベー
ス・エミッタ間電圧ＶＢＥＱＯにより％ＱＱにコレクタ
電流Ｉ。が流れる。Ｑ、、Ｑ、のベース・ｘミーｙｅｌ
！電圧ＶＢＰｌｉＱ１　＊　ＶＢＥＱ２　ハＶＢＥ　Ｑ
ｏ　と同じであり、Ｑ、にはＩ。の出力電流がながれる
。一方、Ｑ！のコレクタ面積はＱ。＋Ｑ、０２倍あるた
めに、２１．の出力電流が流れる。またこれらは縦形ｐ
ｎｐ　トランジスタであるため、ｈＦＥは高く、カレン
トミラー比は極めて１に近い。

このような実施例２で示した構造によれば、実施例１で
述べたような諸効果を有するとと−もに下記の効果を有
する。（１）少ない面積でマルチコレクタが得られ、小
型のカレントミラー回路装置を実現できる。（２）従来
の横型マルチｐｎｐ　）ランジスタでは電流比はコレク
タへの角度比で決められたが、本発明の構造では、電流
がコレクタ面積比で決めることができ自由度を増加でき
る。（３）横型ｐｎｐ）ランジスタではマルチコレクタ
をつくろうとすると、電流容景が問題となって大電流が
ながせなかったが、本構造では大電流をながすことがで
きる。（４）本発明による縦型ｐｎｐ）ランジスタを製
造するにあたって、エミッタ９層及びｐ埋込層はアイソ
レーン１フ９層のための注入拡散工程をそのまま利用で
きる工程の増加なく実現できる。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

たとえばバイポーラＭＯ８ＩＣの一部として利用できる
。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、小面積でｈＦＥが高く、−コレクタ面積比で
電流が決められる縦型ｐｎｐ）ランジスタを実現できる
。

【図面の簡単な説明】

第１図は本発明の原理的構造である一実施例を示す半導
体装置の縦断面図である。 第２図は本発明の具体的な一実施例を示すマルチコレク
タ縦型ｐｎｐ　トランジスタの断面図である。 第３図は第２図に示した半導体装置の平面図である。 第４図は第２図のトランジスタに等価の回路図である。 １・・・半導体基体、２・・・ｐ　埋込層、３・・・エ
ピタキシャルｎ型半導体層、４・・・コレクタ（ｐ＋層
）、５・・・エミッタ（ｐ＋層）。

Claims (1)

1. 【特許請求の範囲】 １　Ｎ型の半導体基板内に形成されたｐ型埋込層と上記
   半導体基板の表面から上記ｐ型埋込層に接する如くに形
   成された第１のｐ型領域とをエミッタとし、上記ｐ型埋
   込層と上記ｐ型領域とから離間して上記半導体基板の表
   面に形成された第２のｐ型領域をコレクタとし、上記第
   ２導電型埋込層と上記第２の第２導電型領域とを間の上
   記半導体基板のＮ型領域をベースとし、電流の流れる方
   向を基板内部から表面に向うようにしてなる縦型ＰＮＰ
   トランジスタ。 ２　上記コレクタとなる第２のｐ型領域が上記エミッタ
   となる第１のｐ型領域の回りに複数個形成されて複数の
   縦型ＰＮＰトランジスタが形成され、上記縦型ＰＮＰト
   ランジスタがカレントミラー回路を構成することを特徴
   とする特許請求の範囲第１項記載の縦型ＰＮＰトランジ
   スタ。 ３　上記カレントミラー回路において、その電流比は上
   記第２のｐ型領域の面積によって制御されてなることを
   特徴とする特許請求の範囲第２項に記載の縦型ＰＮＰト
   ランジスタ。