JP2583000B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2583000B2
JP2583000B2 JP5158880A JP15888093A JP2583000B2 JP 2583000 B2 JP2583000 B2 JP 2583000B2 JP 5158880 A JP5158880 A JP 5158880A JP 15888093 A JP15888093 A JP 15888093A JP 2583000 B2 JP2583000 B2 JP 2583000B2
Authority
JP
Japan
Prior art keywords
transistor
type
emitter
current source
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5158880A
Other languages
English (en)
Other versions
JPH077082A (ja
Inventor
ション シン ヒー
チュル ソン ウォン
ホン リー キュー
ヒョー リー ジン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KORIA EREKUTORONIKUSU ANDO TEREKOMYUNIKEESHONZU RISAACHI INST
Original Assignee
KORIA EREKUTORONIKUSU ANDO TEREKOMYUNIKEESHONZU RISAACHI INST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KORIA EREKUTORONIKUSU ANDO TEREKOMYUNIKEESHONZU RISAACHI INST filed Critical KORIA EREKUTORONIKUSU ANDO TEREKOMYUNIKEESHONZU RISAACHI INST
Publication of JPH077082A publication Critical patent/JPH077082A/ja
Application granted granted Critical
Publication of JP2583000B2 publication Critical patent/JP2583000B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/641—Combinations of only vertical BJTs
    • H10D84/643—Combinations of non-inverted vertical BJTs and inverted vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices

Landscapes

  • Bipolar Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＣＭＬ（Current Mode
Logic) やＥＣＬ(Emitter Coupled Logic)回路を具現
するための論理素子構造に関するもので、特に、ＣＭＬ
回路のスイッチングトランジスタと定電流源トランジス
タとが、絶縁膜等を利用して電気的に分離されると共
に、一つのＮ型シリコン領域に集積化された半導体装置
に関するものである。
【０００２】
【従来の技術】ＣＭＬ回路とは、エミッターが相互に結
合された一対のスイッチングトランジスタで電流の流れ
を切換えることにより、論理機能を実現する非飽和型論
理回路である。このようなＣＭＬ回路は、トランジスタ
が飽和状態とはならないために高速で動作するが、相対
的に消費電力が大きい。
【０００３】ＥＣＬ回路を構成する論理素子構造は、上
記のＣＭＬ回路の論理素子構造に別途のＮ型の領域に構
成されたバイポーラトランジスタを用いたエミッターフ
ォロワー（emitter follower) 端を追加し接続した構成
を有している。
【０００４】このようなエミッターカップル型の半導体
装置を構成するＣＭＬやＥＣＬの例としてインバーター
回路を図３に示している。同図は、後述する図１・図２
および図４の等価回路である。したがって、本明細書に
添付された図１ないし図４において、相互に対応する部
分は、互いに同一の番号を付記している。
【０００５】図３において、(162) はＣＭＬ回路を示し
ており、このＣＭＬ回路(162) にエミッターフォロワー
回路(164) を接続してＥＣＬ回路が構成されている。
【０００６】上記構成のＣＭＬインバーター回路では、
入力(106) に第１定電圧ノード(108) よりも低い“Ｌ”
状態の電圧が印加されると、電流は、第１電源ノード(1
02)から、抵抗(122) ・一方のスイッチングトランジス
タ(126) ・定電流源トランジスタ(128) ・抵抗(130) を
通して、第２電源ノード(104) に流れる一方、抵抗(12
0) と他方のスイッチングトランジスタ(124) とは電流
が遮断されるので、ＣＭＬインバーター出力ノード(11
2) の電圧は、第１電源ノード(102) と同電圧になっ
て、“Ｈ”状態となる。これにより、ＣＭＬインバータ
ー出力ノード(158) の電圧は、ＣＭＬインバーター出力
ノード(112) の電圧から、トランジスタ(150)のベース
・エミッター間の電圧降下分だけ低い電圧レベルにな
り、“Ｈ”状態になる。
【０００７】一方、入力(106) に第１定電圧ノード(10
8) よりも高い“Ｈ”状態の電圧が印加されると、抵抗
(122) ・トランジスタ(126) は電流が遮断され、電流は
第１電源ノード(102) から、抵抗(120) ・トランジスタ
(124) ・定電流源トランジスタ(128) ・抵抗(130) を通
して第２電源ノード(104) に流れ、ＣＭＬインバーター
出力ノード(112) の電圧は、第１電源ノード(102) か
ら、電流が抵抗(120) を流れる際の電圧降下分だけ低い
電圧レベルになり、“Ｌ”状態となる。このとき、ＣＭ
Ｌインバーター出力ノード(158) の電圧は、上記のＣＭ
Ｌインバーター出力ノード(112) の電圧から、トランジ
スタ(150) のベース・エミッター間の電圧降下分だけさ
らに低い電圧レベルになり、“Ｌ”状態になる。
【０００８】上記のようなＣＭＬ及びＥＣＬ回路を具現
する従来の構成を図４に示している。同図中、(162) は
ＣＭＬ回路のトランジスタ構造の断面図及び回路連結
図、(164) はエミッターフォロワー端を構成するトラン
ジスタ構造の断面図及び回路連結図である。
【０００９】ＣＭＬ及びＥＣＬ回路を構成するそれぞれ
のトランジスタは、同図のように、互いに電気的に分離
されていて、各エミッター・ベース・コレクターの各々
の接点がウエハーの表面部分、すなわち、上部分に設け
られて、これら接点を相互に連結して回路が構成されて
いる。
【００１０】同図における抵抗(120) (122) (130) (16
0) は、図３の等価回路に示すものと同等のものであ
る。Ｐ型シリコン基板(200) とＮ型エピタキシャル層(2
30) 間に高濃度Ｎ型埋込層(220) があり、また、各トラ
ンジスタ(124) (126) (128) (150) を相互に電気的に分
離するため、各トランジスタ間のトレンチ（trench) に
絶縁物(210) が充填されている。
【００１１】Ｎ型エピタキシャル層(230) 内の各Ｐ型領
域(134) (140) (146) (154) は、各トランジスタのベー
スとしてそれぞれ用いられ、また、各Ｐ型領域内に存在
する高濃度Ｎ型領域(136) (142) (148) (156) は、各ト
ランジスタのエミッターとしてそれぞれ用いられる。
【００１２】上記エピタキシャル層(230) は、各トラン
ジスタのコレクター(132) (138) (144) (152) として動
作する。なお、このエピタキシャル層(230) に存在する
高濃度Ｎ型層(132A)(138A)(144A)(152A)は、接点(112)
(114) (116) (102) と各トランジスタのコレクター(13
2) (138) (144) (152) とのオーム性接触を得るために
設けられている。
【００１３】
【発明が解決しようとする課題】上記のような従来の半
導体装置におけるＣＭＬ及びＥＣＬ回路では、各個別の
トランジスタのエミッター・ベース・コレクターに各々
対応するＮ型・Ｐ型・Ｎ型の各領域が、Ｐ型のシリコン
基板(200) 上で各々個別のトランジスタ毎に電気的に分
離され、また、各トランジスタのエミッター・ベース・
コレクターの各接点端子をウエハー上面に設けて、これ
らを相互に配線した回路構成となされているために、ト
ランジスタの集積度が低いという問題を有している。
【００１４】また、各トランジスタのコレクター(132)
(138) (144) (152) とＰ型のシリコン基板(200) との間
に接合キャパシタが存在し、このキャパシタは、図３の
回路より明らかなように、スイッチングトランジスタ(1
24) (126) のコレクター端子(112) と(114) とにそれぞ
れ連結されるため、ＣＭＬ及びＥＣＬに供給される電力
が入力信号に応じて論理回路ゲートを通過する時間が多
くかかるようになって、動作速度が遅く、しかも、消費
電力量が多くなるという問題も有している。
【００１５】本発明は、上記した従来の問題点を解決す
るため、接点の数を最大限減らし、既存の構造に比べ
て、集積度を大きく向上させることができるＣＭＬ及び
ＥＣＬ回路が構成された半導体装置を提供することを目
的としている。
【００１６】本発明の他の目的は、高速動作特性を有す
るＣＭＬ及びＥＣＬの論理半導体装置を提供することに
ある。
【００１７】
【課題を解決するための手段】上記した目的を達成する
ため、本発明の請求項１記載の半導体装置は、少なくと
も一対のスイッチングトランジスタと、定電流源トラン
ジスタと、出力バッファー用のエミッターフォロワート
ランジスタとを設けて成るエミッターカップル型の論理
回路を備える半導体装置において、Ｐ型基板内に高濃度
ドーピングにより形成され、上記各スイッチングトラン
ジスタのエミッターおよび定電流源トランジスタのコレ
クターとして動作する第１のＮ型領域と、この第１のＮ
型領域とは別に上記Ｐ型基板内に高濃度ドーピングによ
り形成され、上記エミッターフォロワートランジスタの
コレクターとして動作する第２のＮ型領域と、上記第１
のＮ型領域上に柱形状にそれぞれ形成され、上記各スイ
ッチングトランジスタおよび定電流源トランジスタの各
ベースとして動作する３個以上のＰ型領域と、上記第２
のＮ型領域上に柱形状に形成され、上記エミッターフォ
ロワートランジスタのベースとして動作する他の一つの
Ｐ型領域と、これらＰ型領域の各上部にそれぞれ柱形状
に形成され、上記各スイッチングトランジスタの各々の
コレクターおよび上記定電流源トランジスタとエミッタ
ーフォロワートランジスタとの各エミッターとしてそれ
ぞれ動作する少なくとも４個以上の第３のＮ型領域とが
設けられていることを特徴としている。
【００１８】請求項２記載の半導体装置は、上記請求項
１記載の装置において、上記スイッチングトランジスタ
および定電流源トランジスタが、上記Ｐ型基板と電気的
に分離された上記第１のＮ型領域により相互に電気的に
接続され集積されていることを特徴としている。
【００１９】
【作用】上記請求項１記載の半導体装置においては、バ
イポーラトランジスタをＰ型基板上に縦方向にＮ型、Ｐ
型、Ｎ型の三層設けて構成することを前提として、上方
のＮ型をコレクター、Ｐ型をベース、下方のＮ型をエミ
ッターとする上向動作トランジスタをスイッチングトラ
ンジスタとして形成する一方、下方のＮ型をコレクタ
ー、Ｐ型をベース、上方のＮ型をエミッターとする下向
動作トランジスタを定電流源トランジスタとして形成し
ている。
【００２０】これにより、定電流源トランジスタのコレ
クターと、少なくともこれに隣接するスイッチングトラ
ンジスタのエミッターとは、これらがそれぞれ形成され
る下方のＮ型領域、すなわち、Ｎ型エピタキシャル層
に、両トランジスタ間を電気的に分離する分離層を設け
ずに構成することによって、このＮ型エピタキシャル層
が、定電流源トランジスタのコレクターとスイッチング
トランジスタのエミッターとの相互接続配線としても機
能するエミッターカップル型の回路構成となる。
【００２１】この結果、定電流源トランジスタのコレク
ターとスイッチングトランジスタのエミッターとの接続
を基板表面の配線で行っていた従来の構造に比べ、この
配線のための接点領域や、トランジスタ間の分離層が必
要でなくなるので、集積度が向上する。また、電流経路
長も短くなると共に、Ｎ型とＰ型基板間に存在する接合
キャパシタはスイッチングトランジスタのエミッターに
連結された構成ともなり、このエミッターの電圧変化
は、コレクターの電圧変化に比べて大幅に少ないので、
従来のものより動作速度が速くなる。
【００２２】請求項２記載の半導体装置は、一つのＣＭ
Ｌ回路を構成する複数のスイッチングトランジスタと定
電流源トランジスタとが第１のＮ型領域により接続され
ているので、これらスイッチングトランジスタの各々の
エミッターと定電流源トランジスタのコレクターとを相
互に配線するための接点領域や接続配線が全体にわたっ
て不要となるので、集積度がさらに向上する。
【００２３】
【実施例】以下、本発明の実施例における半導体装置に
ついて図１および図２を参照しつつ詳細に説明する。図
１には、本実施例におけるＣＭＬ及びＥＣＬ回路を構成
する断面図を示しており、前記同様に絶縁物(210) が充
填されたトレンチ等によって電気的に分離された一つの
エピタキシャル層(230) に、ＣＭＬ回路を構成する種々
のトランジスタが高い集積度で集積され、また、スイッ
チング素子に用いるトランジスタ(124) (126) のコレク
ター(132) (138) とシリコン基板(200) 間が電気的に分
離され、両者間のキャパシタが最小化された特徴を有し
ている。
【００２４】図中、(162) は、ＣＭＬ回路を構成する論
理素子の断面図および回路連結図、(164) は、エミッタ
ーフォロワー端を構成するトランジスタの断面図および
回路連結図である。
【００２５】抵抗(120) (122) (130) (160) は、前記の
図３の等価回路を参照して先に説明したものと同等のも
のである。Ｐ型シリコン基板(200) とＮ型エピタキシャ
ル層(230) 間に高濃度Ｎ型埋込層(220) があり、ＣＭＬ
回路のトランジスタ(124) (126) (128) とエミッターフ
ォロワー端(164) のトランジスタ(150) との間に、これ
らを相互に電気的に分離するため、絶縁膜(210) が充填
されたトレンチが設けられている。
【００２６】ＣＭＬ回路は、上向動作トランジスタ(12
4) (126) と、下向動作トランジスタ(128) とを用いて
構成され、また、エミッターフォロワー端(164) は、下
向動作トランジスタ(150) を用いて構成されている。
【００２７】Ｎ型のエピタキシャル層(230) 内にあるＰ
型の領域(134) (140) (146) (154)は、各トランジスタ
のベースとして動作し、各Ｐ型領域(134) (140) 内に存
在する高濃度Ｎ型領域(132) (138) は、トランジスタ(1
24) (126) のコレクターとして動作する。一方、Ｐ型領
域(146) (154) 内の高濃度Ｎ型領域(148) (156) はトラ
ンジスタ(128) (150) のエミッターとして動作する。
【００２８】エピタキシャル層(230) は、トランジスタ
(124) (126) に対してはエミッター(136) (142) として
動作し、トランジスタ(128) (150) に対してはコレクタ
ー(144) (152) として動作すると同時に、これらを相互
に接続する前記の接点(116)の機能も兼用する。
【００２９】上記構成の論理回路の製作方法について説
明すると、まず、ウエハー状のＰ型のシリコン基板(20
0) にＮ型不純物（impurity) である砒素（As）と同じ
５価の元素を拡散させて、高濃度の埋込層(220) を作製
した後、低濃度のＮ型エピタキシャル層(230) を成長さ
せる。
【００３０】その後、素子分離のため、ドライエッチン
グ装置を利用してトレンチを作った後、絶縁膜(210) で
トレンチ領域を充填する。
【００３１】次いで、ウエハー全面に酸化膜を適切な厚
さで成長させた後、マスクを利用してベース領域(134)
(140) (146) (154) にＰ型の不純物である硼素（Ｂ) 元
素を注入し、再びマスクを用いて定電流源トランジスタ
及びエミッターフォロワー端トランジスタの各エミッタ
ー領域(148) (156) と、スイッチングトランジスタのコ
レクター領域(132) (138) 、およびエミッターフォロワ
ー端のトランジスタのコレクター接点領域(152A)に砒素
と同じ５価の元素を注入する。
【００３２】そして、ウエハー上面の酸化膜上に、ポリ
シリコンを利用して抵抗(120) (122) (130) (160) を形
成し、その後、マスクを利用して必要な接点間に金属配
線をする。
【００３３】以上の説明のように、本論理回路の構成に
おいては、バイポーラトランジスタがＰ型のウエハーの
上面からＮ型、Ｐ型、Ｎ型に形成されるとき、上方のＮ
型をトランジスタのコレクター、Ｐ型をベース、下方の
Ｎ型をエミッターとして動作する上向動作トランジスタ
を、ＣＭＬのスイッチングトランジスタ(124) (126)に
用いる一方、下方のＮ型をコレクター、Ｐ型をベース、
上方のＮ型をエミッターとして動作する下向動作トラン
ジスタをＣＭＬの定電流源トランジスタ(128)に用いて
構成している。
【００３４】この場合、各トランジスタの上方のＮ型領
域、及びＰ型領域は相互トランジスタ間でそれぞれ電気
的に分離されるが、一つのＣＭＬを構成する各トランジ
スタの下方のＮ型は、Ｐ型のウエハー上に形成された同
一なＮ型領域、すなわち、Ｎ型エピタキシャル層(230)
に形成され、この結果、スイッチングトランジスタ(12
4) (126) のエミッターと定電流源トランジスタ(128)
のコレクターとが上記のエピタキシャル層(230) によっ
て相互に接続されるため、これに該当する別途の接点部
が基板の表面側に必要でなくなるので、既存の構造に比
べて、集積度を大きく向上させることができる。また、
上記のＮ型とＰ型のウエハー基板間に存在する接合キャ
パシタが、従来の構造とは異なるＣＭＬ回路の構成によ
り、共通エミッター端子に連結され、この共通エミッタ
ー端子の電圧変化は、各トランジスタのコレクター端子
の電圧変化に比べて大幅に少ないため、動作速度が非常
に速くなると共に、消費電力をより小さくすることがで
きる。
【００３５】図２には、本実施例における他のＣＭＬ及
びＥＣＬ回路を構成する断面図を示している。これは、
１９９０年韓国特許出願第１７９０９号における垂直構
造を有するバイポーラトランジスタの構成を応用してい
る。
【００３６】同図のように、Ｐ型のシリコン基板(200)
と電気的に分離された一つのＮ型領域(240) に、ＣＭＬ
回路の構成に必要な多数のトランジスタが高い集積度で
集積され、また、スイッチング素子に使用されているト
ランジスタ(124) (126) のコレクター(132) (138) とシ
リコン基板(200) 間が電気的に分離され、両者間のキャ
パシタが最小化された特徴を有している。
【００３７】図中、(162) で示す部分は、ＣＭＬ回路を
構成する論理素子(124) (126) (128) の断面図および回
路連結図で、(164) で示す部分は、エミッターフォロワ
ートランジスタ(150) の断面図で、(162) の部分と(16
4) の部分とを合わせて、ＥＣＬ回路の論理素子断面図
および回路連結図になっている。
【００３８】本構成においても、抵抗(120) (122) (13
0) (160) は、前記の図３の等価回路を参照して先に説
明したものと同等のものである。Ｐ型シリコン基板(20
0) には、ＣＭＬ回路のトランジスタ(124) (126) (128)
とエミッターフォロワー端(164) のトランジスタ(150)
を電気的に分離するため、高濃度Ｎ型拡散領域(240)
が形成されている。
【００３９】そして、シリコン基板(200) 上方のＮ型エ
ピタキシャル層(132) (138) (148)(156) と、Ｐ型領域
(134) (140) (146) (154) は、各トランジスタ毎にトレ
ンチ形態を有する構造で分離される一方、下方のＮ型拡
散領域(240) は、ＣＭＬ回路の各トランジスタにおける
互いに同一な領域を連結している。
【００４０】上記のＣＭＬ回路においても、スイッチン
グトランジスタは上向きに動作するトランジスタ(124)
(126) を用いて構成され、また、定電流源トランジスタ
は下向きに動作するトランジスタ(128) を用いて構成さ
れる。エミッターフォロワー端（164)では、下向トラン
ジスタ(150) として構成されている。高濃度Ｎ型拡散領
域(240) は、トランジスタ(124) (126) に対してはエミ
ッター(136) (142) として動作し、トランジスタ(128)
(150) に対してはコレクター(144) (152) として動作す
る。
【００４１】各Ｐ型領域(134) (140) 上にあるＮ型エピ
タキシャル層(132) (138) は、スイッチングトランジス
タ(124) (126) ではコレクターとして動作し、また、Ｎ
型エピタキシャル層(148) (156) は、定電流源トランジ
スタ及びエミッターフォロワー端トランジスタ(128) (1
50) ではエミッターとしてそれぞれ動作する。
【００４２】上記の構造の論理回路を製作する方法は、
まず、Ｐ型のウエハー状のシリコン基板(200) の上方に
トランジスタのベース(134) (140) (146) (154) を作る
ために、硼素（Ｂ）等の３価元素を適切な量で、ウエハ
ー全面に注入する。
【００４３】次いで、マスクを利用して、トランジスタ
になる柱（Pillar) だけ残すようにドライエッチングす
る。その後、下方のＮ型(240) を形成するために、マス
クを用いて所定の領域に、砒素（As）等の５価元素を注
入した後、拡散させる。
【００４４】その後、Ｐ型ポリシリコンを各トランジス
タベースの側面に設け、次いで、トランジスタ上方のＮ
型エピタキシャル層(132) (138) (148) (156) に、砒素
等の５価元素を高濃度に注入し、その後、各柱間を絶縁
膜で覆う。
【００４５】次いで、絶縁膜上にポリシリコンを蒸着さ
せ、抵抗(120) (122) (130) (160)を形成し、マスクを
利用して各素子の接点を金属配線で連結して回路を完成
する。
【００４６】以上の説明のように、本論理回路において
は、各トランジスタの上方のＮ型領域及びＰ型領域は、
トランジスタ毎にトレンチ等によりそれぞれ電気的に分
離されるが、一つのＣＭＬを構成する各トランジスタの
下方のＮ型は、Ｐ型のウエハー上に形成された同一なＮ
型領域で相互に接続された構成となっている。これによ
り、図１の論理回路同様に、スイッチングトランジスタ
のエミッターと定電流源トランジスタのコレクターとを
相互に接続するための別途の接点が必要でなくなり、既
存の構造に比べて、集積度を大きく向上させることがで
きると共に、スイッチングトランジスタのコレクターと
基板間のキャパシタが最小化されるので、動作速度が非
常に速くなるという効果が得られる。
【００４７】
【発明の効果】以上のように、本発明の請求項１記載の
半導体装置は、Ｐ型基板内に高濃度ド ーピングにより形
成され、少なくとも一対のスイッチングトランジスタの
エミッターおよび定電流源トランジスタのコレクターと
して動作する第１のＮ型領域と、この第１のＮ型領域と
は別に上記Ｐ型基板内に高濃度ドーピングにより形成さ
れ、出力バッファー用のエミッターフォロワートランジ
スタのコレクターとして動作する第２のＮ型領域と、上
記第１のＮ型領域上に柱形状にそれぞれ形成され、上記
各スイッチングトランジスタおよび定電流源トランジス
タの各ベースとして動作する３個以上のＰ型領域と、上
記第２のＮ型領域上に柱形状に形成され、上記エミッタ
ーフォロワートランジスタのベースとして動作する他の
一つのＰ型領域と、これらＰ型領域の各上部にそれぞれ
柱形状に形成され、上記各スイッチングトランジスタの
各々のコレクターおよび上記定電流源トランジスタとエ
ミッターフォロワートランジスタとの各エミッターとし
てそれぞれ動作する少なくとも４個以上の第３のＮ型領
域とが設けられている構成である。
【００４８】これにより、定電流源トランジスタのコレ
クターとスイッチングトランジスタのエミッターとの接
続を基板表面の配線で行っていた従来の構造に比べ、こ
の配線のための接点領域や、トランジスタ間の分離層が
必要でなくなるので、集積度が向上する。また、電流経
路長も短くなると共に、Ｎ型とＰ型基板間に存在する接
合キャパシタはスイッチングトランジスタのエミッター
に連結された構成ともなり、このエミッターの電圧変化
は、コレクターの電圧変化に比べて大幅に少ないので、
従来のものより動作速度が速くなるという効果を奏す
る。
【００４９】請求項２記載の半導体装置は、上記スイッ
チングトランジスタおよび定電流源トランジスタが、上
記Ｐ型基板と電気的に分離された上記第１のＮ型領域に
より相互に電気的に接続され集積されている構成であ
る。
【００５０】これにより、複数のスイッチングトランジ
スタの各々のエミッターと定電流源トランジスタのコレ
クターとを相互に配線するための接点領域や接続配線が
全体にわたって不要となるので、集積度がさらに向上す
るという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施例におけるＣＭＬ及びＥＣＬ回路
が構成された半導体装置の断面模式図である。
【図２】本発明の実施例における他のＣＭＬ及びＥＣＬ
回路が構成された半導体装置の断面模式図である。
【図３】ＣＭＬ及びＥＣＬ回路の一例を示す回路図であ
る。
【図４】従来のＣＭＬ及びＥＣＬ回路が構成された半導
体装置の断面模式図である。
【符号の説明】
１０２ 第１電源ノード １０４ 第２電源ノード １２４・１２６ スイッチングトランジスタ １２８ 定電流源トランジスタ １５０ エミッターフォロワートランジスタ １３２・１３８・１４８・１５６ エミッター（Ｎ型
領域） １３４・１４０・１４６・１５４ ベース（Ｐ型領
域） １３６・１４２・１４４・１５２ コレクター ２００ Ｐ型シリコン基板 ２２０ 高濃度Ｎ型埋込層 ２３０ Ｎ型エピタキシャル層 ２４０ 第１Ｎ型領域、第２Ｎ型領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウォン チュル ソン 大韓民国 デジョン−シ ユソン−グ ガジュン−ドン 236−１ (72)発明者 キュー ホン リー 大韓民国 デジョン−シ デドゥク−グ ボプ−ドン ユウォン・アパート ４ −902 (72)発明者 ジン ヒョー リー 大韓民国 デジョン−シ チュン−グ デヒュン−ドン ヒュンダイ・アパート ５−701 (56)参考文献 特開 昭61−114568（ＪＰ，Ａ) 特開 昭57−132353（ＪＰ，Ａ)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】少なくとも一対のスイッチングトランジス
    タと、定電流源トランジスタと、出力バッファー用のエ
    ミッターフォロワートランジスタとを設けて成るエミッ
    ターカップル型の論理回路を備える半導体装置におい
    て、 Ｐ型基板内に高濃度ドーピングにより形成され、上記各
    スイッチングトランジスタのエミッターおよび定電流源
    トランジスタのコレクターとして動作する第１のＮ型領
    域と、この第１のＮ型領域とは別に上記Ｐ型基板内に高
    濃度ドーピングにより形成され、上記エミッターフォロ
    ワートランジスタのコレクターとして動作する第２のＮ
    型領域と、上記第１のＮ型領域上に柱形状にそれぞれ形
    成され、上記各スイッチングトランジスタおよび定電流
    源トランジスタの各ベースとして動作する３個以上のＰ
    型領域と、上記第２のＮ型領域上に柱形状に形成され、
    上記エミッターフォロワートランジスタのベースとして
    動作する他の一つのＰ型領域と、これらＰ型領域の各上
    部にそれぞれ柱形状に形成され、上記各スイッチングト
    ランジスタの各々のコレクターおよび上記定電流源トラ
    ンジスタとエミッターフォロワートランジスタとの各エ
    ミッターとしてそれぞれ動作する少なくとも４個以上の
    第３のＮ型領域とが設けられていることを特徴とする半
    導体装置。
  2. 【請求項２】上記スイッチングトランジスタおよび定電
    流源トランジスタが、上記Ｐ型基板と電気的に分離され
    た上記第１のＮ型領域により相互に電気的に接続され集
    積されていることを特徴とする請求項１記載の半導体装
    置。
JP5158880A 1992-06-29 1993-06-29 半導体装置 Expired - Fee Related JP2583000B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019920011456A KR950005463B1 (ko) 1992-06-29 1992-06-29 에미터 커플드 논리 반도체 장치
KR92-11456 1992-06-29

Publications (2)

Publication Number Publication Date
JPH077082A JPH077082A (ja) 1995-01-10
JP2583000B2 true JP2583000B2 (ja) 1997-02-19

Family

ID=19335495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5158880A Expired - Fee Related JP2583000B2 (ja) 1992-06-29 1993-06-29 半導体装置

Country Status (3)

Country Link
EP (1) EP0582076A1 (ja)
JP (1) JP2583000B2 (ja)
KR (1) KR950005463B1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4979793A (ja) * 1972-12-08 1974-08-01
JPS57132353A (en) * 1981-02-09 1982-08-16 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit
JPS6098659A (ja) * 1983-11-02 1985-06-01 Hitachi Ltd 直列接続トランジスタを有する半導体集積回路
JPS61114568A (ja) * 1984-11-09 1986-06-02 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
KR940001387A (ko) 1994-01-11
EP0582076A1 (en) 1994-02-09
JPH077082A (ja) 1995-01-10
KR950005463B1 (ko) 1995-05-24

Similar Documents

Publication Publication Date Title
US4484388A (en) Method for manufacturing semiconductor Bi-CMOS device
US3411051A (en) Transistor with an isolated region having a p-n junction extending from the isolation wall to a surface
US4425516A (en) Buffer circuit and integrated semiconductor circuit structure formed of bipolar and CMOS transistor elements
US4876212A (en) Process for fabricating complimentary semiconductor devices having pedestal structures
US4512075A (en) Method of making an integrated injection logic cell having self-aligned collector and base reduced resistance utilizing selective diffusion from polycrystalline regions
JPH07142621A (ja) 垂直バイポーラトランジスタおよび垂直ｍｏｓｆｅｔトランジスタの集積モノリシック装置
US5538908A (en) Method for manufacturing a BiCMOS semiconductor device
US4584594A (en) Logic structure utilizing polycrystalline silicon Schottky diodes
US3969747A (en) Complementary bipolar transistors with IIL type common base drivers
JP2583000B2 (ja) 半導体装置
JPS6151429B2 (ja)
JPS6133261B2 (ja)
JPH01171281A (ja) 電圧降下制御ダイオード
KR860000254B1 (ko) 선형소자와 공존하는 종방향 전류 주입형 집적주입 논리소자 및 그 제조방법
KR0174622B1 (ko) 바이폴라 인버터의 구조 및 그 제조방법
JP2936615B2 (ja) 半導体装置の製造方法
KR100206579B1 (ko) 집적 주입 논리(i l) 소자 및 그 제조 방법
JP2932076B2 (ja) 半導体装置の製造方法
JP2940203B2 (ja) セミカスタム半導体集積回路
JPH0412031B2 (ja)
KR930004299B1 (ko) I²l소자 및 그 제조방법
KR940009359B1 (ko) 바이씨모스(bicmos)의 구조 및 제조방법
GB2081508A (en) Integrated injection logic cell having self-aligned collector and base with reduced base resistance and method of making same
JPH0425711B2 (ja)
JPH02251174A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961008

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees