JPH0369177B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、半導体装置に用いられる複合型接合
コンデンサに関し、特に、複合型接合コンデンサ
の両端の電圧が変化するようなトランジスタ回路
に利用することができる複合型接合コンデンサに
関する。

［発明の技術的背景とその問題点］ 半導体装置において集積回路を構成するために
は、トランジスタのような能動素子の他に種々の
受動素子が必要とされている。例えばコンデンサ
もその重要な素子の一つであり、集積回路に用い
られるコンデンサとしては、例えば薄膜コンデン
サあるいは接合コンデンサ等があげられる。

ところで、この接合コンデンサは逆バイアス状
態におけるPN接合の空乏層の厚さと誘電率とで
定まる接合容量を利用したものであり、例えば、
薄膜コンデンサの一種であるMOS構造のコンデ
ンサが形成される領域の面積と接合コンデンサが
形成さる領域の面積とが同じであれば、接合コン
デンサはMOS構造のコンデンサに比べて８倍程
度の容量を得ることができるために、接合コンデ
ンサを用いるということは高集積化という観点か
らは有効である。

しかしながら、接合コンデンサの容量はその構
造上両端に印加される電圧に対して依存性を有
し、とくにPN接合が順バイヤス状態にあるとき
は容量変化が著しく大きなものとなる。したがつ
て接合コンデンサはその両端に印加される電圧の
極性が大きく変動して、容量変化が問題となる回
路には用いることができないという不具合が生じ
ることになる。

［発明の目的］ 本発明は、上記に鑑みてなされたもので、その
目的とするところは、耐圧を向上するとともに容
量電圧依存性を低減した複合型接合コンデンサを
提供することにある。

［発明の概要］ 上記目的を達成するために、本発明は、ベース
端子がコレクタ端子に接続された初段のNPN型
トランジスタと、コレクタ端子が前記トランジス
タのコレクタ端子に接続されているとともに前記
トランジスタとダーリントン型に接続された少な
くとも１つのNPN型トランジスタとを有するこ
とを要旨とする。

［発明の効果］ 本発明によれば、複数個のNPN型トランジス
タのコレクタ端子を共通とし、それぞれダーリン
トン型に接続して、さらに、初段のトランジスタ
のベース端子を共通のコレクタ端子に接続して、
NPN型トランジスタのベースとエミツタの接合
部、つまりPN接合部の接合容量を直列に接続し
たので、接合容量の逆バイアス状態から設定され
た順方向電圧までの順バイアス状態において、接
合容量の電圧依存性を低減させるとともに、逆耐
圧をも向上させる複合型接合コンデンサを提供す
ることができる。

［発明の実施例］ 以下、図面を用いて本発明の実施例を説明す
る。

第１図は本発明の第１の実施例に係る複合型接
合コンデンサの構造を示す断面図であり、第２図
は第１図のパターン平面図である。第１図におい
て、１はＰ型の半導体基板（以下「基板」と呼
ぶ。）であり、この基板１に２つのNPN型のバイ
ポーラトランジスタ（以下「第1NPNトランジス
タ」、「第2NPNトランジスタ」と呼ぶ。）３，５
が隣接するように形成されている。

具体的には、基板１上に第1NPNトランジスタ
３及び第2NPNトランジスタ５のコレクタ領域と
なるＮ型エピタキシヤル層７が形成され、このＮ
型エピタキシヤル層７と基板１との間にはN⁺型
埋込層９が形成されている。このN⁺埋込層９上
のＮ型エピタキシヤル層７の表面には、第1NPN
トランジスタ３のベース領域となるP⁺型拡散領
域１１ａ及び第2NPNトランジスタ５のベース領
域となるP⁺型拡散領域１１ｂが所定の間隔をお
いてとなり合うように形成されている。P⁺型拡
散領域１１ａの表面には第1NPNトランジスタ３
のエミツタ領域となるN⁺型拡散領域１３ａが形
成されており、このN⁺型拡散領域１３ａとP⁺型
拡散領域１１ａとの接合部にはPN接合が形成さ
れることになり、このPN接合の接合容量を利用
した接合コンデンサ１５ａが形成されることにな
る。また、P⁺型拡散領域１１ｂの表面には第
2NPNトランジスタ５のエミツタ領域となるN⁺
型拡散領域１３ｂが形成されており、このN⁺型
拡散領域１３ｂとP⁺型拡散領域１１ｂとの接合
部にもPN接合が形成されることになり、この
PN接合の接合容量を利用した接合コンデンサ１
５ｂが形成されることになる。

第1NPNトランジスタ３及び第2NPNトランジ
スタ５のコレクタとなるＮ型エピタキシヤル層７
の表面には、このＮ型エピタキシヤル層７と第
1NPNトランジスタ３及び第2NPNトランジスタ
５のコレクタ電極となるアルミ配線２１との接触
抵抗を下げるためのN⁺拡散領域１７が、P⁺型拡
散領域１１ａと所定の間隔をおいてとなり合うよ
うに形成されている。また、Ｎ型エピキタキシヤ
ル層７には第1NPNトランジスタ３及び第2NPN
トランジスタ５を基板１上に形成されている他の
素子と分離するために、この第1NPNトランジス
タ３及び第2NPNトランジスタ５を囲むように
P⁺型素子分離領域１９が形成されている。また、
〓の部分は酸化膜２９であり、酸化膜２９が形成
されていない領域にてアルミ配線のコンタクトを
とつている。

具体的には、第２図に示す如く、N⁺型の拡散
領域１７とアルミ配線２１とはコンタクト２７ａ
がとられており、このアルミ配線１７とP⁺型拡
散領域１１ａとはコンタクト２７ｂがとられてい
る。また、N⁺型拡散領域１３ａとアルミ配線２
３とはコンタクト２７ｃがとられ、このアルミ配
線２３とP⁺型拡散領域１１ｂとはコンタクト２
７ｄがとられており、第2NPNトランジスタ５の
エミツタ電極となるアルミ配線２５とN⁺型拡散
領域１３ｂとはコンタクト２７ｅがとられてい
る。すなわち、第３図に示す如く、第1NPNトラ
ンジスタ３と第2NPNトランジスタ５のコレクタ
は共通となつており、この第1NPNトランジスタ
３及び第２トランジスタ５のコレクタと第1NPN
トランジスタ３のベースは接続されており、第
1NPNトランジスタ３のエミツタと第2NPNトラ
ンジスタ５のベースは接続されている。

したがつて、第1NPNトランジスタ３のベー
ス・エミツタ間の接合部に形成される接合コンデ
ンサ１５ａと第2NPNトランジスタ５のベース・
エミツタ間の接合部に形成される接合コンデンサ
１５ｂとは、直列に接続されることになり、この
直列に接続された接合コンデンサ１５ａと接合コ
ンデンサ１５ｂとにより、複合型接合コンデンサ
Cjが構成されることになる。そして、それぞれの
接合コンデンサ１５ａ，１５ｂの容量値は次式に
より求めることができる。

Ｃ＝C₀／（１−Ｖ／φ₀）ⁿ ここで、C₀は零バイアス時の容量値、φ₀は拡
散電位、Ｖは印加電圧、ｎは接合状態による係数
である。さらに、複合型接合コンデンサCjの容量
値をCjとするとCjは次式により表わされる。

Cj＝Ca・Cb（Ca＋Cb） ここで、Caは接合コンデンサ１５ａの容量値、
Cbは接合コンデンサ１５ｂの容量値である。

また、接合コンデンサ１５ａは第1NPNトラン
ジスタのベース・エミツタ間のPN接合の接合容
量を利用しているので、接合コンデンサ１５ａは
第1NPNトランジスタ３のベース領域をアノード
とし、エミツタ領域がカソードとするダイオード
として機能することにもなる。同様に接合コンデ
ンサ１５ｂも第2NPNトランジスタ５のベース領
域をアノードとし、エミツタ領域をカソードとす
るダイオードとして機能することになる。そして
第1NPNトランジスタ３のエミツタと第2NPNト
ランジスタ５のベースが接続されているために、
第４図に示す如く、それぞれのダイオードは順方
向に直列に接続されることになり、それぞれのダ
イオードの順方向電圧をV_Fとすると、接合コン
デンサ１５ａと接合コンデンサ１５ｂとが直列に
接続されることにより構成された複合型接合コン
デンサCjの順方向電圧は2V_Fとなる。したがつ
て、ブレークダウン電圧が２倍になり逆耐圧も従
属接続分つまり２倍増加することになる。

第５図のＡは接合コンデンサを単体を用いた場
合の接合コンデンサの両端にかかる印加電圧に対
する容量値の変化の実測値を示したものであり、
第５図のＢは接合コンデンサの２個直列に接続し
た複合型接合コンデンサCjの両端にかかる印加電
圧に対する容量値の変化の実測値を示したもので
ある。同図から明らかなように、接合コンデンサ
を単体を用いた場合には、その両端にかかる印加
電圧が順バイアス状態となると容量が急激に増加
するのに対して、接合コンデンサを２個直列に接
続した複合型接合コンデンサCjの場合には順方向
電圧が2V_Fとなるために、印加電圧が逆バイアス
状態からV_Fの順バイアス状態の範囲における容
量の変化は小さくなつていることがわかる。

したがつて、容量の変化が問題となるような回
路に接合コンデンサを単体で用いた場合には、逆
バイアス状態でしか使用することができなかつた
のに対して、複合型接合コンデンサCjを使用した
場合には、順方向電圧がV_Fの順バイアス状態に
おいても使用することが可能となる。一方、複合
型接合コンデンサCjは接合コンデンサが２個直列
に接続されているので、容量値は単体の接合コン
デンサに比べて半分となるが、単体の接合コンデ
ンサは同じ面積のMOS型コンデンサに比べて８
倍程度の容量が得られるので、複合型コンデンサ
においても同じ面積のMOS型コンデンサに比べ
て２倍程度の容量を得ることができる。

第６図は本発明の第２の実施例に係る複合型接
合コンデンサの構造を示す断面図である。この実
施例の特徴とするところは、第１の実施例で説明
した複合型接合コンデンサCjと並列に接続される
ようにMOS構造のコンデンサC_Mを形成したこと
にある。

具体的には、前記第1NPNトランジスタ３のエ
ミツタ領域となるN⁺型拡散領域１３ａの表面及
び、前記第2NPNトランジスタ５のエミツタ領域
となるN⁺型拡散領域１３ｂの表面に形成された
酸化膜をそれぞれ２９ａ，２９ｂとする。そし
て、酸化膜２９ａの上部を覆うように前記第
1NPNトランジスタ３のベース電極となるアルミ
配線２１を延長したアルミ配線２１′を形成する
とともに、酸化膜２９ｂの上部を覆うようにアル
ミ配線３１を形成して、このアルミ配線３１とア
ルミ配線２１′を接続する。

このように、N⁺型拡散領域１３ａ及び１３ｂ
の表面にそれぞれ酸化膜２９ａ及び２９ｂを形成
したことにより、酸化膜２９ａを誘電体とする
MOS構造のコンデンサ及び、酸化膜２９ｂを誘
電体とするMOS構造のコンデンサが形成される
ことになり、アルミ配線２１′とアルミ配線３１
を接続したことにより、酸化膜２９ａを誘電体と
するMOS構造のコンデンサと酸化膜２９ｂと誘
電体とするMOS構造のコンデンサとが並列に接
続されることになる。

したがつて、この並列に接続されたMOS構造
のコンデンサC_Mは第８図に示す如く複合型接合
コンデンサCjに並列に接続されることになり、複
合型接合コンデンサCjの特性を変えることなく容
量を増加させることができる。なお、第６図にお
いて第１図と同符号のものは同一物を示しその説
明は省略した。

第７図は本発明の第３の実施例に係る複合型接
合コンデンサの構造を示す断面図である。この実
施例の特徴とするところは、第２の実施例で示し
た複合型接合コンデンサにおいてアルミ配線を２
層構造とし、この２層配線構造における第１層ア
ルミ配線２１′，２３，２５，３１と第２層アル
ミ配線３３とを絶縁するために、第１層アルミ配
線２１′，２３，２５，３１と第２層アルミ配線
３３との間に形成される絶縁膜３５を誘電体と
し、前記複合型接合コンデンサCj及びMOS構造
のコンデンサC_Mと並列に接続されるようなコン
デンサC_Iを形成したことにある。

具体的には、第１層アルミ配線２１′，２３，
２５，３１の上に絶縁膜３５を形成し、この絶縁
膜３５の上に第２層アルミ配線３３を形成して、
さらに、この第２層アルミ配線３３と第１層アル
ミ配線２５とのコンタクト３９をとり、第１層ア
ルミ配線２５と第２層アルミ配線とを接続してい
る。

したがつて、第８図に示す如く、コンデンサC_I
が前記複合型コンデンサCj及びMOS構造のコン
デンサC_Mに並列に接続されることになる。

このような構成とすることにより、MOS構造
のコンデンサの容量値をC_Mとすると、複合型接
合コンデンサCjにC_M＋C_Iの容量が付加されるこ
とになり、総容量をC_TとするとC_TはCj＋C_M＋C_I
となり、第２の実施例で示したものよりさらに容
量を増加させることができる。なお、第７図にお
いて、第１図と同符号のものは同一物を示しその
説明は省略した。

第９図は本発明の第４の実施例を示すものであ
り、この実施例は第１の実施例で示した複合型接
合コンデンサを第９図に示す増幅器に適用したも
のであり、複合型接合コンデンサは、そのアノー
ド端子がPNPトランジスタ４５のコレクタ端子
に接続されており、そのカソード端子がPNPト
ランジスタ４５のベース端子に接続されている。

第９図に示した増幅器はバイアス電源４３のバ
イアス電圧V_Bを電源電圧V_CCの半分として、入力
端子INに入力信号V_INを印加することにより利得
を（R₁＋R₂）／R₁とする出力信号V_OUTを得るも
のである。このような増幅器においては、出力信
号V_OUTが小振幅の場合にあつては、PNPトラン
ジスタ４５のコレクタ電圧がベース電圧よりも低
いが、出力信号V_OUTが大振幅の場合にあつては、
PNPトランジスタ４５は飽和領域において動作
することになり、PNPトランジスタ４５のコレ
クタ電圧は（V_CC−V_CES）（但し、V_CESはコレク
タ・エミツタ間飽和電圧であり、通常、0.05v〜
0.15v程度である。）まで上昇することになる。

したがつて、出力信号V_OUTが大振幅の場合に
あつては、従来の接合コンデンサを用いると
PNPトランジスタ４５が飽和領域となる前に接
合コンデンサのPN接合は順バイアス状態とな
り、容量変化が大きくなり所望の特性を得ること
ができなくなるが、順方向電圧の範囲が広い複合
型接合コンデンサを用いることにより所望の特性
を得ることが可能である。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係る複合型接
合コンデンサの構造断面図、第２図は第１図のパ
ータン平面図、第３図は第１図に示した複合型接
合コンデンサを形成するバイポーラNPNトラン
ジスタの等価回路図、第４図は第１図に示した複
合型接合コンデンサの接続を表わす等価回路図、
第５図は接合コンデンサ及び複合型接合コンデン
サの印加電圧に対する容量の変化についての実測
値を示す図、第６図は本発明の第２の実施例に係
る複合型接合コンデンサの構造断面図、第７図は
本発明の第３の実施例に係る複合型接合コンデン
サの構造断面図、第８図は第７図に示した複合型
接合コンデンサの等価回路図、第９図は複合型接
合コンデンサを用いた増幅器を示すものである。 図の主要な部分を表わす符号の説明、３，５…
…NPN型バイポーラトランジスタ、１５ａ，１
５ｂ……接合コンデンサ。

Claims (1)

【特許請求の範囲】
1. １ ベース端子がコレクタ端子に接続された初段
   のNPN型トランジスタと、コレクタ端子が前記
   トランジスタのコレクタ端子に接続されていると
   ともに前記トランジスタとダーリントン型に接続
   された少なくとも１つのNPN型トランジスタと
   を有することを特徴とする複合型接合コンデン
   サ。