JPS59181667A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59181667A JPS59181667A JP58056095A JP5609583A JPS59181667A JP S59181667 A JPS59181667 A JP S59181667A JP 58056095 A JP58056095 A JP 58056095A JP 5609583 A JP5609583 A JP 5609583A JP S59181667 A JPS59181667 A JP S59181667A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- alc
- collector
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 230000003321 amplification Effects 0.000 abstract description 7
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 7
- 230000001052 transient effect Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 101150034533 ATIC gene Proteins 0.000 description 1
- NMFHJNAPXOMSRX-PUPDPRJKSA-N [(1r)-3-(3,4-dimethoxyphenyl)-1-[3-(2-morpholin-4-ylethoxy)phenyl]propyl] (2s)-1-[(2s)-2-(3,4,5-trimethoxyphenyl)butanoyl]piperidine-2-carboxylate Chemical compound C([C@@H](OC(=O)[C@@H]1CCCCN1C(=O)[C@@H](CC)C=1C=C(OC)C(OC)=C(OC)C=1)C=1C=C(OCCN2CCOCC2)C=CC=1)CC1=CC=C(OC)C(OC)=C1 NMFHJNAPXOMSRX-PUPDPRJKSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7327—Inverse vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は゛可変抵抗素子として使用される半導体装置に
関し、特に自動出力レベル制御回路（ ＡＬＣ ＝ Ａ
ｕｔｏｍａｔｉｃ Ｌｅｖｅｌ 、Ｃｏｎｔｒｏｌ ）
＋自動利得制ｔｉｉ回路（ ＡＧＣ ＝： Ａｕｔｏｍ
ａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ ）等にｒ史用さ
れるものである。
関し、特に自動出力レベル制御回路（ ＡＬＣ ＝ Ａ
ｕｔｏｍａｔｉｃ Ｌｅｖｅｌ 、Ｃｏｎｔｒｏｌ ）
＋自動利得制ｔｉｉ回路（ ＡＧＣ ＝： Ａｕｔｏｍ
ａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ ）等にｒ史用さ
れるものである。
第１図によシ、ＮＰＮ ）ランリスタが可変抵抗素子と
してＡＬＣ回路に使用されている例を述べる。図中Ｑ１
〜Ｑ３はトランジスタで、Ｑ２が注目されるＡＬＣ ト
ランジスタ、Ｒ，、Ｒ２は抵抗、１は音声等の信号源、
２はアンプ、３はＡＬＣ検波回路、４はＡＬＣ端子、５
は入力端子、６はアンプ出力端子、７はＡＬＣ出力瑞子
、ＳＷは切り換えスイッチである。しかしてＣ点には信
号源１よりの信号が発生しており、入力端子５を通して
トランジスタＱ３のベース部Ｄ点に入力される。
してＡＬＣ回路に使用されている例を述べる。図中Ｑ１
〜Ｑ３はトランジスタで、Ｑ２が注目されるＡＬＣ ト
ランジスタ、Ｒ，、Ｒ２は抵抗、１は音声等の信号源、
２はアンプ、３はＡＬＣ検波回路、４はＡＬＣ端子、５
は入力端子、６はアンプ出力端子、７はＡＬＣ出力瑞子
、ＳＷは切り換えスイッチである。しかしてＣ点には信
号源１よりの信号が発生しており、入力端子５を通して
トランジスタＱ３のベース部Ｄ点に入力される。
（ａ） ＡＬＣオフ（ＯＦＦ）の場合
スイッチＳＷがＡＬＣＯＯＦＦ側の場合、゛トランシス
タロ１のペース電位はＧＮＤ （接地）であり、トラン
ジスタＱ１には′電流は流れない。従ってトランジスタ
Ｑ２のペース′市流も流れス、トランジスタＱ２はオフ
状態である。この」２し〕合ＡＬＣトランジスタＱ２の
コレクタ、エミッタ間の抵抗は無限大となる。トランジ
スタＱ３のコレクタ’（’１． ’ｌ’＋Ｅをコ’ｒ
ＯｔｔＡ 、ｈＦ、を３０とすると、トランジスタＱ３
のペース電流■８，３は１μＡと方る。
タロ１のペース電位はＧＮＤ （接地）であり、トラン
ジスタＱ１には′電流は流れない。従ってトランジスタ
Ｑ２のペース′市流も流れス、トランジスタＱ２はオフ
状態である。この」２し〕合ＡＬＣトランジスタＱ２の
コレクタ、エミッタ間の抵抗は無限大となる。トランジ
スタＱ３のコレクタ’（’１． ’ｌ’＋Ｅをコ’ｒ
ＯｔｔＡ 、ｈＦ、を３０とすると、トランジスタＱ３
のペース電流■８，３は１μＡと方る。
この１μＡのベース電流は抵抗Ｒｚ（−１にΩ）を通し
て信号源１に流れる。信号源１のインピーダンスを零Ω
とすると、トランジスタＱ３のペース電位は’ Ｒ２Ｘ
ＩＢ、、＝１にΩ×１μＡ ＝ １ ｍＶ ”となる
。即ち直流的にはトランジスタＱ３のベース′、ｉ位は
］、 ｎ、Ｖであり、はとんど接地に近い。
て信号源１に流れる。信号源１のインピーダンスを零Ω
とすると、トランジスタＱ３のペース電位は’ Ｒ２Ｘ
ＩＢ、、＝１にΩ×１μＡ ＝ １ ｍＶ ”となる
。即ち直流的にはトランジスタＱ３のベース′、ｉ位は
］、 ｎ、Ｖであり、はとんど接地に近い。
この直流電位に信号源１よりの交流信号が重畳される。
即ちこの回路形式は入力回路部がはソ接地であり、人カ
カッゾリング咎量が不要であるという特徴をもつ。ここ
でトランジスタＱ３はエミッタフォロワとして使用され
ており、トランジスタＱ３のペースの父流信呵分はＱ３
のエミッタにそのま＼伝達され、後段のアンプ２で増幅
され、端子６より出力される。まだ出力信号はＡＬＣ検
波部（３）で検波されて出力交流信号に応じた直流電圧
が端子７ （＝ ＡＬＣ圧力）に発生する゛ものの、ス
イッチＳＷがＡＬＣオフのためＡＬＣ）ランリスタＱ２
のコレクタ、エミッタ間の抵抗は無限大に近く、端子５
より入っていく交流信号は減衰することなくアンプ２に
伝達され、即ちこれはＡＬＣが庄、フの状態である。
カッゾリング咎量が不要であるという特徴をもつ。ここ
でトランジスタＱ３はエミッタフォロワとして使用され
ており、トランジスタＱ３のペースの父流信呵分はＱ３
のエミッタにそのま＼伝達され、後段のアンプ２で増幅
され、端子６より出力される。まだ出力信号はＡＬＣ検
波部（３）で検波されて出力交流信号に応じた直流電圧
が端子７ （＝ ＡＬＣ圧力）に発生する゛ものの、ス
イッチＳＷがＡＬＣオフのためＡＬＣ）ランリスタＱ２
のコレクタ、エミッタ間の抵抗は無限大に近く、端子５
より入っていく交流信号は減衰することなくアンプ２に
伝達され、即ちこれはＡＬＣが庄、フの状態である。
（ｂ） ＡＬｑオン（ＯＮ）の場合
スイッチＳＷがＡＬＣオンとなった場合、端子７ （＝
ＡＬＣ出力）に発生した直流電圧ｉｊ ＡＬＣ端子４
に伝達され、トランジスタＱ１のエミッタ′醒流が流れ
始め、トランジスタＱ２のペース電流成分となる。トラ
ンジスタＱ２のベース電流が犬になると、第２図のよう
にＩＣ−ｖＣＥ特性特性曲尺からＬの方へ移動する。即
ちＡＬＣ）ランジス゛りＱ２のコレクタ、エミッタ間の
抵抗分が小さくガリ、入力信号は減衰される。即ちＤ点
での入力信号が犬であれば、端子６であアンプ交流出力
は大となり、端子７でのＡＬＣ検波直流出力電圧ｔｉ犬
となり、トランジスタＱ２のベース電流は犬となる。す
るとこのトランジスタＱ２のコレクタ、エミッタ間込抗
分は小となって、Ｄ点での人力信号を小にするという負
帰還回路になっており、このようにして出力レベルを自
動的に制御ｔｌするのである。
ＡＬＣ出力）に発生した直流電圧ｉｊ ＡＬＣ端子４
に伝達され、トランジスタＱ１のエミッタ′醒流が流れ
始め、トランジスタＱ２のペース電流成分となる。トラ
ンジスタＱ２のベース電流が犬になると、第２図のよう
にＩＣ−ｖＣＥ特性特性曲尺からＬの方へ移動する。即
ちＡＬＣ）ランジス゛りＱ２のコレクタ、エミッタ間の
抵抗分が小さくガリ、入力信号は減衰される。即ちＤ点
での入力信号が犬であれば、端子６であアンプ交流出力
は大となり、端子７でのＡＬＣ検波直流出力電圧ｔｉ犬
となり、トランジスタＱ２のベース電流は犬となる。す
るとこのトランジスタＱ２のコレクタ、エミッタ間込抗
分は小となって、Ｄ点での人力信号を小にするという負
帰還回路になっており、このようにして出力レベルを自
動的に制御ｔｌするのである。
しかし力から前述のようにＡＬＣオフの場合は、入力部
り点での直流電位は１？７１Ｖ であったが、ＡＬＣオ
ンの場合、ＡＬＣトランジスリス２は動作状態となり、
第２図のような特性を示す。即ちトランジスタＱ２のコ
レクタ電流■。＝０″ｒｒｚＪ 、）場合、１点より約
１０ ｔ２ｘＶ右側の５点となり、Ｄ点にはとの飽和電
圧１０ ｍＶが生ずるのである。従ってＡＬＣオフから
ＡＬＣオンの状態になった時、入力部り点に１０ ｍＶ
の・やルス波形が生じる。アン７°２が５０ ｄＢ （
約３００倍）の増幅率をもっていたとすると、端子６で
のアンプ出力は１０ ｍＶ Ｘ３０（１１音＝ ３００
０ ？７ＺＶ ＝ ３Ｖと力る。側ってアンプ出力波形
は第４図（、）のように方り、ＡＬＣオン時に信号以外
の過渡音を生じることになるとめ９問題があった。また
この問題をなくすために、トランジスタ２を第３図のよ
うにコレクタとエミッタを逆接続して使用すると、飽和
電圧は少なく力るものの工。−ＶＣＥ 伯−性の直線性
に問題があり、串カ波形の歪率が悪化するという問題点
がある。
り点での直流電位は１？７１Ｖ であったが、ＡＬＣオ
ンの場合、ＡＬＣトランジスリス２は動作状態となり、
第２図のような特性を示す。即ちトランジスタＱ２のコ
レクタ電流■。＝０″ｒｒｚＪ 、）場合、１点より約
１０ ｔ２ｘＶ右側の５点となり、Ｄ点にはとの飽和電
圧１０ ｍＶが生ずるのである。従ってＡＬＣオフから
ＡＬＣオンの状態になった時、入力部り点に１０ ｍＶ
の・やルス波形が生じる。アン７°２が５０ ｄＢ （
約３００倍）の増幅率をもっていたとすると、端子６で
のアンプ出力は１０ ｍＶ Ｘ３０（１１音＝ ３００
０ ？７ＺＶ ＝ ３Ｖと力る。側ってアンプ出力波形
は第４図（、）のように方り、ＡＬＣオン時に信号以外
の過渡音を生じることになるとめ９問題があった。また
この問題をなくすために、トランジスタ２を第３図のよ
うにコレクタとエミッタを逆接続して使用すると、飽和
電圧は少なく力るものの工。−ＶＣＥ 伯−性の直線性
に問題があり、串カ波形の歪率が悪化するという問題点
がある。
本発明回上記失情に鐵、みてなきれだもので、上記過σ
音の原因と々る動作状態でのコレクタ窟流工。−０時の
飽和電圧の少々い可笈抵抗累子としてのトランジスタと
して使用し７１りＪる半導体装置を提供しようとするも
のである。
音の原因と々る動作状態でのコレクタ窟流工。−０時の
飽和電圧の少々い可笈抵抗累子としてのトランジスタと
して使用し７１りＪる半導体装置を提供しようとするも
のである。
上ｄｉ：′コレクタ電流工。＝０時の飽和電圧の少ガい
特性を具備するトランジスタは、ペース拡散とコレクタ
拡散を一部以上重複させる即ち両拡散にてショートさせ
ることにより、逆方向エミッタ接地電流増幅率を増大さ
せ、動作状態での飽和電圧を少なくすることが可能とな
るようにしたものである。
特性を具備するトランジスタは、ペース拡散とコレクタ
拡散を一部以上重複させる即ち両拡散にてショートさせ
ることにより、逆方向エミッタ接地電流増幅率を増大さ
せ、動作状態での飽和電圧を少なくすることが可能とな
るようにしたものである。
以下図面を参照して本発明の一実施例を説明する。なお
この説明に先立ち、従来のＡＬＣ）ランノスタの砕ｆ成
を第５同、第６図により説明しておく。図中１１はＰ型
基板、１２はＮ＋型埋め込み１−１１３はＮ型コレクタ
１輩、１４はＰ＋型ベース層、１５はＮ＋型工ばツタ層
、１６はＮ“型コンタクト層、１７はＰ＋型分離層、１
８はコレクタ電極取り出し部、１９はペース電極取り出
し部、２０はエミッタ電極取り出し部である。
この説明に先立ち、従来のＡＬＣ）ランノスタの砕ｆ成
を第５同、第６図により説明しておく。図中１１はＰ型
基板、１２はＮ＋型埋め込み１−１１３はＮ型コレクタ
１輩、１４はＰ＋型ベース層、１５はＮ＋型工ばツタ層
、１６はＮ“型コンタクト層、１７はＰ＋型分離層、１
８はコレクタ電極取り出し部、１９はペース電極取り出
し部、２０はエミッタ電極取り出し部である。
第５図、粟６図の構造では、逆方向ＮＰＮ ）ランリス
タのエミッタ（Ｎ型層１３に相当）の濃度が低いため、
エミッタ注入効率が悪く、エミッタ接地電流増幅率が小
さいため飽和電圧が大となってし壕う。
タのエミッタ（Ｎ型層１３に相当）の濃度が低いため、
エミッタ注入効率が悪く、エミッタ接地電流増幅率が小
さいため飽和電圧が大となってし壕う。
第７図、第８図は本発明にょるＡＬＣ）ランリスタのパ
ターン平面図、断面構造図でめる。この１１＃成は第５
図、第６図のものに対応させた場合の例であるから、対
応個所には同一符号を付して説明を省略し、特徴とする
点の説明を行なう。本構成の特徴は、Ｐ十型ペース盾１
４及びコレクタ層１３にまたがるように、ベース層１４
の周囲にＮ４層１６を形成したことである。
ターン平面図、断面構造図でめる。この１１＃成は第５
図、第６図のものに対応させた場合の例であるから、対
応個所には同一符号を付して説明を省略し、特徴とする
点の説明を行なう。本構成の特徴は、Ｐ十型ペース盾１
４及びコレクタ層１３にまたがるように、ベース層１４
の周囲にＮ４層１６を形成したことである。
（２１）はＩｎＩ３．２６の重複部分で、実際はＮ＋型
層となる〇 第７図、第８図の植成では、ペース拡散とコレクタ拡酸
を重複させたことにより、逆方向ＮＰＮ ）ランリスタ
のエイツタ濃度が高くなり、従って逆方向ＮＰＮ トラ
ンジスタのエミッタ注入効率が向上し、逆方向ＮＰＮ
）ランリスタの電流増１：鴇率が上がり、飽和電圧が減
するものである。
層となる〇 第７図、第８図の植成では、ペース拡散とコレクタ拡酸
を重複させたことにより、逆方向ＮＰＮ ）ランリスタ
のエイツタ濃度が高くなり、従って逆方向ＮＰＮ トラ
ンジスタのエミッタ注入効率が向上し、逆方向ＮＰＮ
）ランリスタの電流増１：鴇率が上がり、飽和電圧が減
するものである。
また重複部分（１６，２１）が領域１４の周囲を取り囲
むため、その効果は大きい。このようにしてＡＬＣオン
時の過渡波形が、従来の第４図（ａ）から同図（ｂ）の
ように改善され、過渡音のない波形が得られるのである
。
むため、その効果は大きい。このようにしてＡＬＣオン
時の過渡波形が、従来の第４図（ａ）から同図（ｂ）の
ように改善され、過渡音のない波形が得られるのである
。
このことを更に具体的に説明する。一般にバイポーラ型
トランジスタの飽和電圧は下記の式にて表わされること
が知られて因る。
トランジスタの飽和電圧は下記の式にて表わされること
が知られて因る。
・・・・・・・・・（１）
但しく１）式においてＶ は飽和電圧、ｋはＣＢ（
ｓａｔ） ｇ ルッ−ｒ ７定数（１，３８０６２Ｘ １０−２３
Ｊ１０Ｋ）、Ｔは絶対温１１ｆ（’Ｋ）、ｑは電子ノ１
ｔｔｌ、荷（１，６０２１９ｘｉｏ ｃ）、α、Ｌは
逆方向ベース接地電流増幅率、βは順方向エミッタ接地
電流増幅率、■ｏはコレクタ知：流、Ｉ、はベース′亀
流、ｖｓｏはコレクタシリーズ抵抗である。（１）式に
おいてＡＬＣ）ランリスタＱ２では■。二〇ｍＡで使用
しておシ、景た（β２は逆方向エミッタ接地電流増幅率
っであるので、 第５図、第６図で示されるトランジスタでは、逆方向Ｎ
ＰＮトランジスタのエミッタ嬢度が低く、エミッタ注入
効率が悪く、逆方向エミッタ接地電流増幅率β２は゛２
″程度である。こ扛を（２）式に代入すると 一方Ｘ第７図、第８スで示されるトランジスタでは、ベ
ース層１４に誕肛の島いＮ＋層１６が重なっ大ため、逆
方向ＮＰＮ ）ランノスタのエミッタ製置が高くなシ、
エミッタ証人効率か良くなシ、β、は“２０″程度とな
る。
ｓａｔ） ｇ ルッ−ｒ ７定数（１，３８０６２Ｘ １０−２３
Ｊ１０Ｋ）、Ｔは絶対温１１ｆ（’Ｋ）、ｑは電子ノ１
ｔｔｌ、荷（１，６０２１９ｘｉｏ ｃ）、α、Ｌは
逆方向ベース接地電流増幅率、βは順方向エミッタ接地
電流増幅率、■ｏはコレクタ知：流、Ｉ、はベース′亀
流、ｖｓｏはコレクタシリーズ抵抗である。（１）式に
おいてＡＬＣ）ランリスタＱ２では■。二〇ｍＡで使用
しておシ、景た（β２は逆方向エミッタ接地電流増幅率
っであるので、 第５図、第６図で示されるトランジスタでは、逆方向Ｎ
ＰＮトランジスタのエミッタ嬢度が低く、エミッタ注入
効率が悪く、逆方向エミッタ接地電流増幅率β２は゛２
″程度である。こ扛を（２）式に代入すると 一方Ｘ第７図、第８スで示されるトランジスタでは、ベ
ース層１４に誕肛の島いＮ＋層１６が重なっ大ため、逆
方向ＮＰＮ ）ランノスタのエミッタ製置が高くなシ、
エミッタ証人効率か良くなシ、β、は“２０″程度とな
る。
従って過渡音が少なく、なだトランジスタを順方向に使
用しているため直線性か艮くなシ、従って歪率の少ない
５Ｊ変抵抗素子が得らｎるものである。
用しているため直線性か艮くなシ、従って歪率の少ない
５Ｊ変抵抗素子が得らｎるものである。
なお、本発明は上記実施例に限ら几ることなく種々の応
用が可能である。例えば実施例ではコレクタ領域をコレ
クタとして、ベース頭載をベースとして、エミッタ領域
をエミッタとして使用する順方向接続の場合を説明した
が、コレクタ領域をエミッタとし、ベース領域をベース
とし、エミッタ領域をコレクタとする逆方向接続の場合
にも適用できる。
用が可能である。例えば実施例ではコレクタ領域をコレ
クタとして、ベース頭載をベースとして、エミッタ領域
をエミッタとして使用する順方向接続の場合を説明した
が、コレクタ領域をエミッタとし、ベース領域をベース
とし、エミッタ領域をコレクタとする逆方向接続の場合
にも適用できる。
以上説明した如く本発明によｎば、ベース領域及びコレ
クタ領域にまたがる領域を形成し、ベース電流を変化さ
せるようにしたため、飽和電圧の少ない可変抵抗素子と
しての半導体装置が提供できるものである。
クタ領域にまたがる領域を形成し、ベース電流を変化さ
せるようにしたため、飽和電圧の少ない可変抵抗素子と
しての半導体装置が提供できるものである。
第１図はＡＬＣ回路図、第２図、第３図は同回路で使用
のＡＬＣトランジスタの特性図、第４図はアンプ出力波
形図、第５図は従来のＡＬＣ）ランリスタのパターン平
面図、第６図は同断面構造図、第７図は本発明の一実施
例のパターン平面図、原８図は同断面構造図である。 １１・・・Ｐ型基板、１２・・・Ｎ型埋め込み層、１３
・・Ｎ型コレクタ層、１４・・・Ｐ＋型ベース層、１５
・・・Ｎ＋型エミッタ層、１６・・・Ｎ＋型層、２ノ・
・・重複領域、Ｑｌ−Ｑ３・・・トランジスタ。 出願人代理人 弁理士 鈴 江 武 彦第１図 ３４２ 第２図
のＡＬＣトランジスタの特性図、第４図はアンプ出力波
形図、第５図は従来のＡＬＣ）ランリスタのパターン平
面図、第６図は同断面構造図、第７図は本発明の一実施
例のパターン平面図、原８図は同断面構造図である。 １１・・・Ｐ型基板、１２・・・Ｎ型埋め込み層、１３
・・Ｎ型コレクタ層、１４・・・Ｐ＋型ベース層、１５
・・・Ｎ＋型エミッタ層、１６・・・Ｎ＋型層、２ノ・
・・重複領域、Ｑｌ−Ｑ３・・・トランジスタ。 出願人代理人 弁理士 鈴 江 武 彦第１図 ３４２ 第２図
Claims (2)
- （１）半導体基体の一生面に形成された第１導電型の第
１領域と、この第１領域内に形成された第２導電型の第
２領域と、この第２領域内に形成された第１導電型の第
３領域と、前記第２領域及び第１領域にまたがるように
前記第２領域の周囲に形成された第１導電型の領域と、
前記第１領域をコレクタとし、第２領域をペースとし、
第３領域をエミッタとして使用しペース電流を変化させ
ることによりコレクタ、エミッタ間の飽和抵抗を変化さ
せる手段とを具備したことを特徴とする半導体装置。 - （２）前記第１・領域をエミッタとし、前記第３領域を
コレクタとして使用することを特徴とする特許請求の範
囲第１項に記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056095A JPS59181667A (ja) | 1983-03-31 | 1983-03-31 | 半導体装置 |
| DE8484103234T DE3485910T2 (de) | 1983-03-31 | 1984-03-23 | Halbleiteranordnung mit variabler impedanz. |
| EP84103234A EP0121198B1 (en) | 1983-03-31 | 1984-03-23 | Semiconductor device having a variable impedance |
| KR1019840001546A KR840008218A (ko) | 1983-03-31 | 1984-03-26 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056095A JPS59181667A (ja) | 1983-03-31 | 1983-03-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59181667A true JPS59181667A (ja) | 1984-10-16 |
Family
ID=13017541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58056095A Pending JPS59181667A (ja) | 1983-03-31 | 1983-03-31 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0121198B1 (ja) |
| JP (1) | JPS59181667A (ja) |
| KR (1) | KR840008218A (ja) |
| DE (1) | DE3485910T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63162550U (ja) * | 1987-04-10 | 1988-10-24 |
-
1983
- 1983-03-31 JP JP58056095A patent/JPS59181667A/ja active Pending
-
1984
- 1984-03-23 EP EP84103234A patent/EP0121198B1/en not_active Expired
- 1984-03-23 DE DE8484103234T patent/DE3485910T2/de not_active Expired - Fee Related
- 1984-03-26 KR KR1019840001546A patent/KR840008218A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63162550U (ja) * | 1987-04-10 | 1988-10-24 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3485910D1 (de) | 1992-10-15 |
| EP0121198B1 (en) | 1992-09-09 |
| KR840008218A (ko) | 1984-12-13 |
| DE3485910T2 (de) | 1993-03-11 |
| EP0121198A2 (en) | 1984-10-10 |
| EP0121198A3 (en) | 1988-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4394625A (en) | Semiconductor integrated circuit device | |
| US4010402A (en) | Load protective circuit | |
| EP1181773B1 (en) | Overvoltage protection | |
| JPS59181667A (ja) | 半導体装置 | |
| US3968450A (en) | Transistor amplifier | |
| JP3142214B2 (ja) | 受光増幅装置 | |
| US4051443A (en) | Differential amplifier | |
| JPS59122211A (ja) | 自動利得制御回路 | |
| JPH02130868A (ja) | 半導体装置 | |
| JPS58204614A (ja) | 可変交流抵抗形成回路 | |
| JPS6228087Y2 (ja) | ||
| KR870003346Y1 (ko) | 자동출력 레벨 제어회로 | |
| JP3038723B2 (ja) | 半導体回路装置 | |
| JP3082383B2 (ja) | 半導体装置 | |
| JP3099124B2 (ja) | 半導体集積回路装置 | |
| JPH0249061B2 (ja) | ||
| JPS6091704A (ja) | 信号遮断回路 | |
| JPH0691384B2 (ja) | 半導体集積回路装置 | |
| JPH05327368A (ja) | 増幅回路 | |
| JPS58207707A (ja) | 差動増幅回路 | |
| JPH0241931Y2 (ja) | ||
| JPH0618296B2 (ja) | プツシユプル増幅回路 | |
| JPS648924B2 (ja) | ||
| JPH0846220A (ja) | Ａｇｃダイオード及びこれを用いたａｇｃ増幅装置 | |
| JPH0542845B2 (ja) |