JPS59122211A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPS59122211A JPS59122211A JP58240790A JP24079083A JPS59122211A JP S59122211 A JPS59122211 A JP S59122211A JP 58240790 A JP58240790 A JP 58240790A JP 24079083 A JP24079083 A JP 24079083A JP S59122211 A JPS59122211 A JP S59122211A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- transistor
- emitter
- base
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/60—Substation equipment, e.g. for use by subscribers including speech amplifiers
- H04M1/6008—Substation equipment, e.g. for use by subscribers including speech amplifiers in the transmitter circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
本発明は、一般的には自動利得制御回路に関するもので
あり、更に具体的に云うと音声回路網の増幅トランジス
タの開始（ｏｎｓｅｔ） ｋ検出し、そのトランジスタ
の飽和およびしゃ断金防止する回路に関する。
あり、更に具体的に云うと音声回路網の増幅トランジス
タの開始（ｏｎｓｅｔ） ｋ検出し、そのトランジスタ
の飽和およびしゃ断金防止する回路に関する。
背景技術
電子電話チップ（ＥＴＣ）は代表的な場合にはデュアル
トーン多周波ダイヤラ（ｄｉａｌｅｒ）、音声回路網、
マイクロプロセッサおよび電圧調整器を含む。
トーン多周波ダイヤラ（ｄｉａｌｅｒ）、音声回路網、
マイクロプロセッサおよび電圧調整器を含む。
ＥＴＣが動作する低電圧、即ち１．１ボルトはこれらの
回路における固有の問題を提起する。更に、この問題は
電話回線上の電話機の数が増えるにつれて大きくなる。
回路における固有の問題を提起する。更に、この問題は
電話回線上の電話機の数が増えるにつれて大きくなる。
音声回路網のトランジスタ増幅器が音声信号の正のピー
クで飽和するが、又は負のピークでしゃ断すると、代表
的な場合には耳ざゎりな音叉はばすばシいう音が電話機
から出る。
クで飽和するが、又は負のピークでしゃ断すると、代表
的な場合には耳ざゎりな音叉はばすばシいう音が電話機
から出る。
この問題全解決するために、マルチトランジスタ回路が
具えられていて、増幅トランジスタがら過剰の信号電流
を流出（ｄｒａｉｎ）させる。１対の差動接続ＰＮＰ
）ランジスタはＮＰＮ増幅トランジスタのコレクタから
過剰電流を引き出し、スイッチングトランジスタを起動
させ、これらのトランジスタはＮＰＮ増幅トランジスタ
のベースから電流を引き出し、それによって入り信号の
正ピークを制限する。
具えられていて、増幅トランジスタがら過剰の信号電流
を流出（ｄｒａｉｎ）させる。１対の差動接続ＰＮＰ
）ランジスタはＮＰＮ増幅トランジスタのコレクタから
過剰電流を引き出し、スイッチングトランジスタを起動
させ、これらのトランジスタはＮＰＮ増幅トランジスタ
のベースから電流を引き出し、それによって入り信号の
正ピークを制限する。
１対の差動接続ＮＰＮ ）ランジスタと多数のスイッチ
ングトランジスタを含む同様な配置は負ピークを制限す
る。そのような構成は極端に大きいチップ面積を消費し
、値段を高くする。
ングトランジスタを含む同様な配置は負ピークを制限す
る。そのような構成は極端に大きいチップ面積を消費し
、値段を高くする。
従って、必要なのは、飽和およびしゃ断の開始を検出し
、ＮＰＮ ）ランジスタ増幅器がしゃ断および飽和する
のを防止することによって入り信号の正および負のピー
クを制限する、チップ面積消費が減少した自動利得制御
回路である。
、ＮＰＮ ）ランジスタ増幅器がしゃ断および飽和する
のを防止することによって入り信号の正および負のピー
クを制限する、チップ面積消費が減少した自動利得制御
回路である。
発明の要約
従って、本発明の１つの目的は、改良された自動利得制
御回路を提供することである。
御回路を提供することである。
本発明のもう１つの目的は、チップ面積消費が減少した
自動利得制御回路を提供することである。
自動利得制御回路を提供することである。
本発明の上記の、およびその他の目的を１つの形で達成
するために、ＮＰＮ増幅トランジスタのコレクタに接続
されている１対の差動接続ＰＮＰ ）ランジスタを有し
、増幅トランジスタがしゃ断に近づくと出力信号の正負
荷に対する制限手段を起動させる改良された自動利得制
限回路が具えられている。負のピークに対しては、増幅
トランジスタの第２エミツタは、コレクタからベースに
注入された電子を引き出すコレクタとして動作する。エ
ミッタを通る逆電流は制限子゛段を起動させる。制限手
段は入力端子に結合され、所定レベルを超えた正および
負のピークを制限する。
するために、ＮＰＮ増幅トランジスタのコレクタに接続
されている１対の差動接続ＰＮＰ ）ランジスタを有し
、増幅トランジスタがしゃ断に近づくと出力信号の正負
荷に対する制限手段を起動させる改良された自動利得制
限回路が具えられている。負のピークに対しては、増幅
トランジスタの第２エミツタは、コレクタからベースに
注入された電子を引き出すコレクタとして動作する。エ
ミッタを通る逆電流は制限子゛段を起動させる。制限手
段は入力端子に結合され、所定レベルを超えた正および
負のピークを制限する。
本発明の上記の、およびその他の目的、特徴および利点
は添付の図面とともに下記の詳細な説明からより一層よ
く理解されるであろう。
は添付の図面とともに下記の詳細な説明からより一層よ
く理解されるであろう。
第１図を参照すると、集積回路の形で製作するのに適し
た自動利得制御回路１０が個別部品とともに示されてい
る。トランジスタ１２ 、１４ 、１６は３役場幅器回
路網１８を形成し、この回路網１８は人力結合端子２０
とｄ力端子２２との間に結合されている。トランジスタ
１２０ベースおよびエミッタはそれぞれ端子２０および
電圧導線２４に接続されている。トランジスタ１２のコ
レクタはトランジスタ１４のベースに接続され、抵抗２
８によって電圧導線２６に結合されている。電圧導線２
６は電圧導線２４より大きい電圧値を有する。電圧導線
２４は例えば接地していてもよい。トランジスタ１４の
エミッタは電圧導線２４に接続されておシ、そのコレク
タはトランジスタ１６０ベースに接続され、抵抗間によ
って電圧導線２６に結合されている。補償コンデンサ（
図示されていない）をトランジスタ１４のコレクタとベ
ースの間に結合してもよい。トランジスタ１６のエミッ
タ３２ 、３４はそれぞれ電圧導線２４およびノード３
６に接続されている。電流制限抵抗（図示されていない
）をエミッタあとノード３６との間に結合してもよい。
た自動利得制御回路１０が個別部品とともに示されてい
る。トランジスタ１２ 、１４ 、１６は３役場幅器回
路網１８を形成し、この回路網１８は人力結合端子２０
とｄ力端子２２との間に結合されている。トランジスタ
１２０ベースおよびエミッタはそれぞれ端子２０および
電圧導線２４に接続されている。トランジスタ１２のコ
レクタはトランジスタ１４のベースに接続され、抵抗２
８によって電圧導線２６に結合されている。電圧導線２
６は電圧導線２４より大きい電圧値を有する。電圧導線
２４は例えば接地していてもよい。トランジスタ１４の
エミッタは電圧導線２４に接続されておシ、そのコレク
タはトランジスタ１６０ベースに接続され、抵抗間によ
って電圧導線２６に結合されている。補償コンデンサ（
図示されていない）をトランジスタ１４のコレクタとベ
ースの間に結合してもよい。トランジスタ１６のエミッ
タ３２ 、３４はそれぞれ電圧導線２４およびノード３
６に接続されている。電流制限抵抗（図示されていない
）をエミッタあとノード３６との間に結合してもよい。
トランジスタ１６のコレクタは出力端子２２に接続され
、抵抗間によって電圧溝＋ｗ２６に結合されている。ト
ランジスタ１２ 、１４ 、１６は典型的な３段増幅器
として機能し、結合された端子２０に印加される信号を
増幅する。
、抵抗間によって電圧溝＋ｗ２６に結合されている。ト
ランジスタ１２ 、１４ 、１６は典型的な３段増幅器
として機能し、結合された端子２０に印加される信号を
増幅する。
結合端子２０は直列接続した抵抗、４２およびコンデン
サ４４によって結合端子４０に結合されている。端子４
０はＷ列接続した抵抗４８およびコンデンサ犯によって
入力端子４６に結合されている。抵抗４２ 、４８およ
びコンデンサ４４ 、５０は外に−ｔｓＤｃ阻止ＡＣｉ
合素子である。抵抗５１は結合端子２０と出力端子２２
との間に結合されて、トランジスタ１２ 、１４ 、１
６ ヲバイアスさせフィードバックパスを与える。
サ４４によって結合端子４０に結合されている。端子４
０はＷ列接続した抵抗４８およびコンデンサ犯によって
入力端子４６に結合されている。抵抗４２ 、４８およ
びコンデンサ４４ 、５０は外に−ｔｓＤｃ阻止ＡＣｉ
合素子である。抵抗５１は結合端子２０と出力端子２２
との間に結合されて、トランジスタ１２ 、１４ 、１
６ ヲバイアスさせフィードバックパスを与える。
トランジスタ１６のコレクタは抵抗図によって更にＰＮ
Ｐ ）ランジスク５２のエミッタに結合されている。Ｐ
ＮＰ ）ランジスタ５２ 、５６は差動対をなしており
、そこではトランジスタ５６のエミッタは抵抗襲によっ
て電圧導線２６に結合されている。トランジスタ５６の
コレクタはトランジスタ５２ 、５６の両方のベースに
接続されておシ、抵抗６０によって電圧導線２４に結合
されている。トランジスタ５２のコレクタはトランジス
タ６２のベースおよびダイオード６４の陽極に接続され
ている。ＰＮＰ トランジスタ５２゜５６の差動対はバ
イアスされているので、トランジスタ１６のコレクタが
しゃ断に移行することを示す電圧に達するとトランジス
タ５２はオンになる。
Ｐ ）ランジスク５２のエミッタに結合されている。Ｐ
ＮＰ ）ランジスタ５２ 、５６は差動対をなしており
、そこではトランジスタ５６のエミッタは抵抗襲によっ
て電圧導線２６に結合されている。トランジスタ５６の
コレクタはトランジスタ５２ 、５６の両方のベースに
接続されておシ、抵抗６０によって電圧導線２４に結合
されている。トランジスタ５２のコレクタはトランジス
タ６２のベースおよびダイオード６４の陽極に接続され
ている。ＰＮＰ トランジスタ５２゜５６の差動対はバ
イアスされているので、トランジスタ１６のコレクタが
しゃ断に移行することを示す電圧に達するとトランジス
タ５２はオンになる。
ダイオード６４の陰極およびトランジスタ６２のエミッ
タはいづれも電圧導線２４に接続されている。
タはいづれも電圧導線２４に接続されている。
トランジスタ６２のコレクタはトランジスタ６６のコレ
クタとノード３６の両方に接続されている。トランジス
タ３６のエミッタおよびベースはそれぞれ電圧導線２６
およびノード３６に接続されている。トランジスタ錦は
電圧導線２６に接続されたエミッタおよびノード３６に
接続されたベースを有する。トランジスタ６８のコレク
タはトランジスタ７００ベースに接続されているので、
トランジスタ簡、７０はノード３６における電圧に応答
する。トランジスタ７０のコレクタおよびエミッタはそ
れぞれ端子４０および電圧導線２４に接続されている。
クタとノード３６の両方に接続されている。トランジス
タ３６のエミッタおよびベースはそれぞれ電圧導線２６
およびノード３６に接続されている。トランジスタ錦は
電圧導線２６に接続されたエミッタおよびノード３６に
接続されたベースを有する。トランジスタ６８のコレク
タはトランジスタ７００ベースに接続されているので、
トランジスタ簡、７０はノード３６における電圧に応答
する。トランジスタ７０のコレクタおよびエミッタはそ
れぞれ端子４０および電圧導線２４に接続されている。
バイアス抵抗７２は端子４０と電圧導線２４との間に結
合されている。
合されている。
動作すると、例えば音声パターンを表わす入力信号は入
力端子４６に印加され、抵抗４８および結合コンデンサ
刃を横切って端子４０に印加され、また抵抗４２および
結合コンデンサ４４を横切って端子２０に印加される。
力端子４６に印加され、抵抗４８および結合コンデンサ
刃を横切って端子４０に印加され、また抵抗４２および
結合コンデンサ４４を横切って端子２０に印加される。
端子２０における信号は増幅器１８によって増幅され、
出力端子２２に出力が現われる。
出力端子２２に出力が現われる。
過度に大きい入力信号、即ち大きな声が印加されると、
高ピークはトランジスタ１６を飽和させる傾向があシ、
又は低ピークはトランジスタ１６をしゃ断する傾向があ
る。
高ピークはトランジスタ１６を飽和させる傾向があシ、
又は低ピークはトランジスタ１６をしゃ断する傾向があ
る。
しかし、入力信号の低ピークは抵抗３８を通して電流を
引き出す差動対トランジスタ５２ 、５６によって制限
される。この電流が引き出されるレベルはトランジスタ
５６および抵抗■、 ５８ 、６０によって決定される
。トランジスタ５２がオンにバイアスされると、トラン
ジスタ６２ 、６６ 、６８ 、７０はオンにバイアス
され、端子４０から電流を引き出し、それによって入力
信号を制限する。ノード３６上の正電圧はトランジスタ
１６のエミッタを逆バイアスさせ、効果的にエミッタ３
４を回路の外に出す。
引き出す差動対トランジスタ５２ 、５６によって制限
される。この電流が引き出されるレベルはトランジスタ
５６および抵抗■、 ５８ 、６０によって決定される
。トランジスタ５２がオンにバイアスされると、トラン
ジスタ６２ 、６６ 、６８ 、７０はオンにバイアス
され、端子４０から電流を引き出し、それによって入力
信号を制限する。ノード３６上の正電圧はトランジスタ
１６のエミッタを逆バイアスさせ、効果的にエミッタ３
４を回路の外に出す。
端子２０における入力信号の高ピークはトランジスタ１
６のエミッタ父の反転トランジスタ動作を利用すること
によって制限される。トランジスタ１６のコレクタが飽
和状態に入シ始めると、電子がベースに注入され、正に
バイアスされたエミッタ讃によって集められそれによシ
ミ流がトランジスタ６６ 、６８のベースを通って引き
出される。従って、トランジスタ７０は搾ンになり、端
子４０から電流を引き出し入力信号を制限する。
６のエミッタ父の反転トランジスタ動作を利用すること
によって制限される。トランジスタ１６のコレクタが飽
和状態に入シ始めると、電子がベースに注入され、正に
バイアスされたエミッタ讃によって集められそれによシ
ミ流がトランジスタ６６ 、６８のベースを通って引き
出される。従って、トランジスタ７０は搾ンになり、端
子４０から電流を引き出し入力信号を制限する。
・ これまでの説明で非常に低い電圧で動作しうる改
良された自動利得制御回路が提供されていることが判る
はずである。この検出器はよシ少ない部品と減少したチ
ップ面積消費で入り信号の正および負のピークを制限す
ることができる。
良された自動利得制御回路が提供されていることが判る
はずである。この検出器はよシ少ない部品と減少したチ
ップ面積消費で入り信号の正および負のピークを制限す
ることができる。
第１図は本発明の自動利得制御回路である。
特許出願人 モトローラ・インコーホレーテッド。
代理人弁理士 玉 蟲 久 五 部
Claims (1)
- 【特許請求の範囲】 １、 ベース、コレクタ、第１エミツタおよび第２エミ
ツタに！する少なくとも１つのＮＰＮ ）ランジスタを
含み、前記ベースは入力端子に結合され、前記コレクタ
出力端子に結合されて出力信号を与える増幅手段と、 前記コレクタに結合され前記コレクタ上の所定電圧を検
出する検出手段と、 前記入力端子、前記第２エミツタおよび前記検出手段に
結合されて入力波形を制限し、正ピークに関して前記検
出手段に応答し、前記第２エミツタは正にバイアスされ
るので負ピークに関し前記コレクタから注入された電子
全前記ベースから収集する制限手段と、金具えること全
特徴とするオーディオ波形に応答する入力金石する前記
波形の正および負のピーク全制限する回路。 ２ 前記検出手段は、 ベース、コレクタおよびエミッタを有し、前記エミッタ
はＮＰＮトランジスタの前記コレクタに結合され、前記
コレクタは制限手段に結合されている第１ ＰＮＰ ）
ランジスタと、ベース、コレクタおよびエミッタ全−Ｍ
し、前記ベースおよび前記コレクタはいづれも前記第１
ＰＮＰ ）ランジスタの前記ベースに結合されている第
２ ＰＮＰ トランジスタと全含む 特許請求の範囲第１項による回路。 ３、 制限手段は、 ベース、コレクタおよびエミッタ金石し、前記コレクタ
は前記ベースおよび前記検出手段に結合されている第３
ＰＮＰ トランジスタと、ベース、コレクタおよびエ
ミッタを有し、°前記ベースｉ ＮＰＮ ）ランジスタ
の第２エミツタおよび前記第３ ＰＮＰ ）ランジスタ
の前記ベースの両方に結合されておシ、前記コレクタは
入力端子に結合されている第４ ＰＮＰ ｌ−ランジス
タとを含む特許請求の範囲第１項による回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/453,330 US4503398A (en) | 1982-12-27 | 1982-12-27 | Automatic gain control circuit |
| US453330 | 1982-12-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59122211A true JPS59122211A (ja) | 1984-07-14 |
Family
ID=23800135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58240790A Pending JPS59122211A (ja) | 1982-12-27 | 1983-12-20 | 自動利得制御回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4503398A (ja) |
| EP (1) | EP0114319A3 (ja) |
| JP (1) | JPS59122211A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0264018A1 (de) * | 1986-09-30 | 1988-04-20 | Siemens Aktiengesellschaft | Verfahren zur Verstärkungsregelung in Fernsprechapparaten mit elektronischer Sprechschaltung und Vorrichtung zur Durchführung des Verfahrens |
| US5118638A (en) * | 1988-03-18 | 1992-06-02 | Fuji Electric Co., Ltd. | Method for manufacturing MOS type semiconductor devices |
| US5184033A (en) * | 1991-09-20 | 1993-02-02 | Motorola, Inc. | Regulated BiCMOS output buffer |
| DE60120233D1 (de) * | 2001-06-11 | 2006-07-06 | Lear Automotive Eeds Spain | Verfahren und system zum unterdrücken von echos und geräuschen in umgebungen unter variablen akustischen und stark rückgekoppelten bedingungen |
| US8331882B1 (en) | 2007-06-22 | 2012-12-11 | Panasonic Corporation | VSWR normalizing envelope modulator |
| US7554395B1 (en) * | 2007-06-28 | 2009-06-30 | Panasonic Corporation | Automatic low battery compensation scaling across multiple power amplifier stages |
| US7702300B1 (en) | 2007-07-12 | 2010-04-20 | Panasonic Corporation | Envelope modulator saturation detection using a DC-DC converter |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1160295A (fr) * | 1956-11-15 | 1958-07-10 | Telephonie Ind Commerciale | Système amplificateur-limiteur de parasites à transistors pour postes téléphoniques |
| GB1286258A (en) * | 1969-10-22 | 1972-08-23 | Emi Ltd | Improvements in or relating to limiter circuits |
| GB1556169A (en) * | 1975-12-23 | 1979-11-21 | Ferranti Ltd | Transistor logic circuits |
| JPS5847093B2 (ja) * | 1980-05-29 | 1983-10-20 | 富士通株式会社 | シュミットトリガ回路 |
-
1982
- 1982-12-27 US US06/453,330 patent/US4503398A/en not_active Expired - Fee Related
-
1983
- 1983-12-16 EP EP83112702A patent/EP0114319A3/en not_active Withdrawn
- 1983-12-20 JP JP58240790A patent/JPS59122211A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0114319A2 (en) | 1984-08-01 |
| EP0114319A3 (en) | 1986-08-27 |
| US4503398A (en) | 1985-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6762647B1 (en) | Active protection circuit for load mismatched power amplifier | |
| US4509101A (en) | Protection circuit for switching power amplifier | |
| US20020113656A1 (en) | Amplifier | |
| KR100300838B1 (ko) | 능동저역통과 필터 | |
| US5041797A (en) | Micro-power gain lattice | |
| JPS59122211A (ja) | 自動利得制御回路 | |
| US4410859A (en) | Signal amplifier circuit arrangement with output current limiting function | |
| EP0280327B1 (en) | Audio output amplifier | |
| US4088963A (en) | Gain control circuit | |
| EP1181773B1 (en) | Overvoltage protection | |
| GB1579945A (en) | Audio-frequency power amplifiers | |
| US3027518A (en) | Automatic gain control system | |
| US4366441A (en) | Signal-muting circuit for bridge amplifier | |
| US3431506A (en) | Electronically variable radio frequency attenuator | |
| US3846711A (en) | Automatic gain control circuit | |
| US3600698A (en) | Amplifier provided with automatic level control | |
| US4199797A (en) | Protective circuit for amplifier circuits | |
| JP2001284969A (ja) | 電力増幅器 | |
| US3029340A (en) | Transistor detector-audio amplifier | |
| US3731216A (en) | Automatic gain control circuit | |
| JPH0712153B2 (ja) | Ｆｍ受信機 | |
| KR920010104B1 (ko) | 신호뮤팅회로 | |
| US4717887A (en) | Differential amplifier stage having circuit elements for setting the gain to zero | |
| US6222417B1 (en) | Amplifier output stage provided with a parasitic-current limiter | |
| JPS6214725Y2 (ja) |