JPS62158565U - - Google Patents

Info

Publication number
JPS62158565U
JPS62158565U JP1986046410U JP4641086U JPS62158565U JP S62158565 U JPS62158565 U JP S62158565U JP 1986046410 U JP1986046410 U JP 1986046410U JP 4641086 U JP4641086 U JP 4641086U JP S62158565 U JPS62158565 U JP S62158565U
Authority
JP
Japan
Prior art keywords
signal
level
memory
level state
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1986046410U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1986046410U priority Critical patent/JPS62158565U/ja
Publication of JPS62158565U publication Critical patent/JPS62158565U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Description

【図面の簡単な説明】
第１図ないし第４図は本考案に係わるメモリ保
護装置の一実施例を説明するために示したもので
、第１図は本考案装置を適用したコンピユータの
一部分の構成図、第２図は第１図に示すメモリ保
護回路の一具体例としての構成図、第３図はＣＰ
Ｕの正常動作時における本考案装置の動作を説明
するタイムチヤート、第４図はＣＰＵの異常動作
時における本考案装置の動作を説明するタイムチ
ヤートである。 １０……ＣＰＵ、１１……Ｉ／Ｏコントロール
回路、１２……出力ポート、１３……バス、１４
……メモリ保護回路、１５……ＲＡＭ、２０……
レベル状態保持手段、２１……レベ設定回路、２
２……レベル保持回路、２３……レベル保持解除
回路、３０……ライトモード判断手段。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) ＣＰＵと接続されるＩ／Ｏコントロール回
    路からのメモリセレクト信号と前記ＣＰＵまたは
    Ｉ／Ｏコントロール回路からの所定の信号とを用
    いてコントロール信号を作成して出力する出力ポ
    ートと、この出力ポートからコントロール信号が
    入力され、かつ、前記Ｉ／Ｏコントロール回路か
    らメモリチツプセレクト信号が入力されたとき、
    所定の出力レベル状態を保持するレベル状態保持
    手段と、このレベル状態保持手段が所定の出力レ
    ベル状態に保持されているとき、メモリライト信
    号が入力されるとメモリをライトモードに設定す
    るためのライトモード設定信号を出力するライト
    セード判断手段とを備え、前記ＣＰＵの異常から
    前記メモリの内容を保護するようにしたことを特
    徴とするメモリ保護装置。 (2) レベル状態保持手段は、出力ポートからコ
    ントロール信号を受けてレベル設定用信号を出力
    するレベル設定手段と、このレベル設定手段から
    出力されるレベル設定用信号により所定のレベル
    信号を出力し、かつ、そのレベル状態を保持する
    レベル保持回路とを有するものである実用新案登
    録請求の範囲第(1)項記載のメモリ保護装置。
JP1986046410U 1986-03-29 1986-03-29 Pending JPS62158565U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986046410U JPS62158565U (ja) 1986-03-29 1986-03-29

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986046410U JPS62158565U (ja) 1986-03-29 1986-03-29

Publications (1)

Publication Number Publication Date
JPS62158565U true JPS62158565U (ja) 1987-10-08

Family

ID=30866047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986046410U Pending JPS62158565U (ja) 1986-03-29 1986-03-29

Country Status (1)

Country Link
JP (1) JPS62158565U (ja)

Similar Documents

Publication Publication Date Title
KR970012152A (ko) 디버그 기능을 수행하기 위한 데이타 처리 시스템 및 이의 방법
JPS6382534A (ja) メモリ保護装置
KR970012168A (ko) 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법
JPS62158565U (ja)
KR900005303A (ko) 데이타 처리 장치
JPS6351301B2 (ja)
JPH054039Y2 (ja)
JPS6022774B2 (ja) 入出力端子制御方式
JPH0644209B2 (ja) バス変換装置
JPS6344296U (ja)
US5497481A (en) Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests
JPH082727Y2 (ja) プログラマブルシ−ケンサ
JPH0435941Y2 (ja)
JPH02122355A (ja) パッケージ制御装置
JPS59142839U (ja) プログラムの複写防止装置
JPS5864529A (ja) 計算機システムの入出力制御装置
JPS5827219A (ja) 給電装置
JPH0255337U (ja)
JPS6399948U (ja)
KR970012172A (ko) 멀티 마이크로 프로세서용 버스제어(bus controller)장치
JPH0187401U (ja)
JPS5980847U (ja) 中央処理装置の診断装置
JPS61133465A (ja) Ｃｐｕの切換方法
JPS6057855U (ja) デュアルｃｐｕ方式情報処理装置
JPS62241041A (ja) 情報処理装置