JPS6382534A - メモリ保護装置 - Google Patents

メモリ保護装置

Info

Publication number
JPS6382534A
JPS6382534A JP61226287A JP22628786A JPS6382534A JP S6382534 A JPS6382534 A JP S6382534A JP 61226287 A JP61226287 A JP 61226287A JP 22628786 A JP22628786 A JP 22628786A JP S6382534 A JPS6382534 A JP S6382534A
Authority
JP
Japan
Prior art keywords
memory
address
program
section
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61226287A
Other languages
English (en)
Inventor
Tetsuo Urushima
宇留島　哲郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61226287A priority Critical patent/JPS6382534A/ja
Priority to US07/100,366 priority patent/US4931993A/en
Publication of JPS6382534A publication Critical patent/JPS6382534A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、携帯型端末装置に利用するメモリ保護装置に
関するものである。
（従来の技術） 従来からメモリの保護に関しては各種考えられている。
従来は何かの原因でメモリが破壊されるとメモリの特定
エリアにサムチェックデータ等を記録しておき、電源の
ＯＮ１０　Ｆ　Ｆのタイミングで検出する方式であった
。したがって、プログラムが異常になったとしても、そ
の場で直ちに判断することができなかった。第２図は従
来の制御部とメモリ部の構成図である。同図において、
２１は制御部、２２はメモリ部、２３はデータバス、２
４はアドレスバス、２５はメモリリード信号（ＲＤ）、
２６はメモリライト信号（ＷＴ）である。
メモリ部２２はデータバス２３およびアドレスバス２４
とバス信号で結合され、メモリリード信号２５およびメ
モリライト信号２６によって読み出し、書込み制御が行
なわれている。
また他の例では、メモリが一般的には８ビツト構成であ
るものに９ビツト構成とし、１ビット分にバクイテイビ
ットを付加して常にチェックする方法がある。しかしこ
の場合、携帯型機器のメモリを全べて９ビツト構成にす
ることは非常に高価となり実用的でない。
（発明が解決しようとする問題点） 携帯型端末機は、一般的にＲＯＭ部にプログラムを置い
て、入力したデータをＲＡＭに記録する方式が多いが、
最近プログラムをＲＡＭにもたせる構成にし、センタ装
置からプログラムをダウンロードして運用するケースが
増加している。したがってＲＡＭ部のデータ破壊はプロ
グラムの暴走に直ちに結合する欠点があった。
本発明の目的は、従来の欠点を解消し、プログラム部の
破壊を防止するメモリ保護装置を提供することである。
（問題点を解決するための手段） 本発明のメモリ保護装置は、制御部と、メモリと、第１
．第２のメモリアドレス自己保持回路と、第１．第２の
アドレス比較回路と、メモリ書込み信号制御回路とから
成り、第１のメモリアドレスと第２のメモリアドレスの
間のメモリアドレス部でメモリ書込みができなくなるよ
うに制御し、このとき制御部で異常処理をするものであ
る。
（作　用） 本発明によれば、端末機等によってプログラムが暴走し
そうになってプログラムエリアにＷＴ倍信号発生すると
即時に停止することになるので、プログラム部分は破壊
されず、電源のＯＮ処理等でイニシャライズを実行すれ
ば、当初のプログラムが起動することになり、作業を継
続することができる。
（実施例） 本発明の一実施例を第１図に基づいて説明する。
第１図は本発明のライト保護回路の構成図である。
同図において、１は制御部、２はメモリ部、３は書込み
信号制御用ゲート部、４はライトプロテクト用スタート
アドレス自己保持回路、５は比較器であり、スタートア
ドレス自己保持回路４のアドレスと、現在のアドレスバ
ス６との比較を行ない、現在のアドレスバス６のデータ
が大きい場合に比較信号７を出す。８は終了アドレス自
己保持回路、９は比較器で、終了アドレス自己保持回路
８より現在のアドレスバス６が小さいときで、かつ比較
信号７があるとき、比較出力１０が出力される。１１は
メモリ部２の読出し信号、１２はメモリ部２の書込み信
号、１３はデータバス、１４はライトプロテクト回路が
作動し、制御部１に動作停止処理を指令する信号線、１
５はメモリへのライトプロテクトが作動しないときのメ
モリ部２への書込み信号である。
次に、動作を説明する。
制御部１はセンタからプログラムをダウンロードし、ス
タートアドレス自己保持回路４と終了アドレス自己保持
回路８の設定値を最初４〉８としておくと、比較出力１
０は出力されないために、書込み信号１２は書込み信号
１５としてメモリ部２に出力される。したがって、メモ
リ部２にはプログラムを書込んでおくことができる。ア
ドレスバス６゜データバス１３を通じてメモリ部２に書
込む。そののちプログラムのエリアをスタートアドレス
自己保持回路４．終了アドレス自己保持回路８に設定し
ておき、通常の運用をする。何かの要因で、アドレスバ
ス６のデータが４く８の値となって、書込み信号１２が
出力されると、比較器５が作動し。
比較信号７が出力し、比較器９が作動し、比較出力１０
が出される。この比較出力１０己よって、書込み信号制
御用ゲート部３が作動し、書込み信号１５は停止し、メ
モリ部２にはデータを書込みすることはできない。この
とき、比較器５から出力されて、制御部１によって異常
処理が実施される。
（発明の効果） 本発明によれば、プログラム部分のデータを誤って書き
変えることがなく、イニシャル処理によってプログラム
部を最初から起動すれば、正常に作業を開始することが
できる。
また、プログラムだけでなく、マスタデータをもってい
るシステムにおいては、マスク部をライトプロテクトに
かけることによってマスクの破壊を防止することができ
る。
小型と低価格が要求される携帯型端末機において、本発
明はメモリを低原価で保護することができ、その実用上
の効果は大である。
【図面の簡単な説明】
第１図は本発明の一実施例によるライトプロテクト回路
の構成図、第２図は従来の制御部とメモリ部の構成図で
ある。 １・・・制御部、　２・・・メモリ部、　３・・・書込
み信号制御用ゲート部、　４・・・スタートアドレス自
己保持回路、　　５，９・・・比較器、６・・・アドレ
スバス、　　７・・・比較信号、　８・・・終了アドレ
ス自己保持回路、　１０・・・比較出力、　１１・・・
読出し信号、　　１２．１５・・・書込み信号、　１３
・・・データバス、　１４・・・信号線。 特許出願人　松下電器産業株式会社 第１図

Claims (1)

    【特許請求の範囲】
  1. 制御部と、メモリと、第１、第２のメモリアドレス自己
    保持回路と、第１、第２のアドレス比較回路と、メモリ
    書込み信号制御回路とから成り、第１のメモリアドレス
    と第２のメモリアドレスの間のメモリアドレス部でメモ
    リ書込みができなくなるように制御し、このとき制御部
    で異常処理をすることを特徴とするメモリ保護装置。
JP61226287A 1986-09-26 1986-09-26 メモリ保護装置 Pending JPS6382534A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61226287A JPS6382534A (ja) 1986-09-26 1986-09-26 メモリ保護装置
US07/100,366 US4931993A (en) 1986-09-26 1987-09-23 Memory protection arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61226287A JPS6382534A (ja) 1986-09-26 1986-09-26 メモリ保護装置

Publications (1)

Publication Number Publication Date
JPS6382534A true JPS6382534A (ja) 1988-04-13

Family

ID=16842849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61226287A Pending JPS6382534A (ja) 1986-09-26 1986-09-26 メモリ保護装置

Country Status (2)

Country Link
US (1) US4931993A (ja)
JP (1) JPS6382534A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931997A (en) * 1987-03-16 1990-06-05 Hitachi Ltd. Semiconductor memory having storage buffer to save control data during bulk erase
JP2504137B2 (ja) * 1988-09-27 1996-06-05 日本電気株式会社 メモリ書き込みプロテクト回路
US5022004A (en) * 1988-10-28 1991-06-04 Apollo Computer, Inc. Method and apparatus for DRAM memory performance enhancement
JPH02202642A (ja) * 1989-02-01 1990-08-10 Toshiba Corp プログラム動作監視装置
US5109336A (en) * 1989-04-28 1992-04-28 International Business Machines Corporation Unified working storage management
JPH03276337A (ja) * 1990-03-27 1991-12-06 Toshiba Corp マイクロコントローラ
WO1993010498A1 (en) * 1991-11-12 1993-05-27 Microchip Technology Inc. Security for on-chip microcontroller memory
FR2694120B1 (fr) * 1992-07-24 1994-09-23 Sgs Thomson Microelectronics Circuit de gestion de mots mémoires.
US5461634A (en) * 1993-03-25 1995-10-24 General Electric Company Memory storage verification system for use in an integrated circuit for performing power signal measurements
US5363334A (en) * 1993-04-10 1994-11-08 Microchip Technology Incorporated Write protection security for memory device
FR2706620B1 (fr) * 1993-06-11 1995-07-21 Sgs Thomson Microelectronics Circuit intégré comportant un circuit de détection du niveau d'une tension de service.
US5646948A (en) * 1993-09-03 1997-07-08 Advantest Corporation Apparatus for concurrently testing a plurality of semiconductor memories in parallel
KR100308112B1 (ko) * 1997-07-09 2001-10-19 김영환 이더넷 컨트롤러의 어드레스 검출장치 및 검출방법
KR100305647B1 (ko) * 1998-05-27 2002-03-08 박종섭 동기식메모리장치
JP2000322448A (ja) * 1999-03-11 2000-11-24 Sharp Corp 情報提供システム
US6434060B1 (en) * 2001-07-31 2002-08-13 Hewlett-Packard Company Write pulse limiting for worm storage device
US6944083B2 (en) * 2003-11-17 2005-09-13 Sony Corporation Method for detecting and preventing tampering with one-time programmable digital devices
US7599241B2 (en) * 2007-08-06 2009-10-06 Sandisk Corporation Enhanced write abort mechanism for non-volatile memory
US20090040842A1 (en) * 2007-08-06 2009-02-12 Sandisk Corporation, A Delaware Corporation Enhanced write abort mechanism for non-volatile memory
GB2513727B (en) 2012-06-27 2015-06-24 Nordic Semiconductor Asa Memory protection

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4402044A (en) * 1980-11-24 1983-08-30 Texas Instruments Incorporated Microprocessor with strip layout of busses, ALU and registers
US4521852A (en) * 1982-06-30 1985-06-04 Texas Instruments Incorporated Data processing device formed on a single semiconductor substrate having secure memory
US4521853A (en) * 1982-06-30 1985-06-04 Texas Instruments Incorporated Secure microprocessor/microcomputer with secured memory
US4744062A (en) * 1985-04-23 1988-05-10 Hitachi, Ltd. Semiconductor integrated circuit with nonvolatile memory
US4724521A (en) * 1986-01-14 1988-02-09 Veri-Fone, Inc. Method for operating a local terminal to execute a downloaded application program
US4796235A (en) * 1987-07-22 1989-01-03 Motorola, Inc. Write protect mechanism for non-volatile memory

Also Published As

Publication number Publication date
US4931993A (en) 1990-06-05

Similar Documents

Publication Publication Date Title
JPS6382534A (ja) メモリ保護装置
JPS59200327A (ja) 周辺装置の制御方式
JPS63221446A (ja) 不揮発性メモリ保護装置及び方法
JPS62111776A (ja) プリンタの制御方法
JPH05100847A (ja) 情報処理装置のメモリ保護方式
JPH0227456A (ja) プログラム漏洩防止コンピュータ装置
JP2517540Y2 (ja) Ｉｃカード
JPH02100743A (ja) 電子機器
JPH056310A (ja) 電子装置
JPS5856294A (ja) ランダムアクセスメモリのリ−ドライトチエツク方法
JPH0119184B2 (ja)
JPH0728707A (ja) 不揮発性メモリのデ−タ保護方法
JPS6020779B2 (ja) 複合形電子計算機システム
JPH0250788A (ja) Ｉｃカード
JPH05233474A (ja) 記憶内容保護方式
JPH01222356A (ja) 不揮発性メモリ装置
JPH0311444A (ja) データ記憶装置制御方式
JPH01199257A (ja) データ転送制御装置
JPS5987556A (ja) パリテイ・チエツク装置
JPS5839343A (ja) 複数システムの初動装置
JPH0250745A (ja) 揮発性メモリの記憶内容破壊検出方法
JPH07101403B2 (ja) 外部記憶装置を有する出力装置
JPH0358217A (ja) 電子ディスクサブシステム
JPH08314743A (ja) Ｒａｍ制御回路
JPS63133246A (ja) 命令処理装置