JPS6344296U - - Google Patents
Info
- Publication number
- JPS6344296U JPS6344296U JP13812386U JP13812386U JPS6344296U JP S6344296 U JPS6344296 U JP S6344296U JP 13812386 U JP13812386 U JP 13812386U JP 13812386 U JP13812386 U JP 13812386U JP S6344296 U JPS6344296 U JP S6344296U
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- chip select
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Static Random-Access Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
第1図は、この考案の一実施例を示す回路図、
第2図は、この考案による電源電圧と第2のチツ
プセレクト端子の信号変化を示すタイムチヤート
、第3図は、従来のメモリ回路の一例を示す回路
図、第4図は、電源をON/OFFする場合の電
圧の変化を示すタイムチヤート。 1はRAM、2は電源回路、3はリセツト回路
、S1,S2は、それぞれ第1及び第2のチツプ
セレクト端子、WEは書き込み制御入力端子であ
る。なお、各図中同一符号は同一又は相当部分を
示す。
第2図は、この考案による電源電圧と第2のチツ
プセレクト端子の信号変化を示すタイムチヤート
、第3図は、従来のメモリ回路の一例を示す回路
図、第4図は、電源をON/OFFする場合の電
圧の変化を示すタイムチヤート。 1はRAM、2は電源回路、3はリセツト回路
、S1,S2は、それぞれ第1及び第2のチツプ
セレクト端子、WEは書き込み制御入力端子であ
る。なお、各図中同一符号は同一又は相当部分を
示す。
Claims (1)
- 【実用新案登録請求の範囲】 CPU(中央処理装置)からの制御によつて読
み出し及び書き込みが行われ、電源断の場合は電
池電源によつてその記憶内容を保持することが可
能なバツテリ・バツクアツプ回路を有し、上記C
PUからの当該チツプを選択するチツプセレクト
信号が入力される第1のチツプセレクト端子の他
に第2のチツプセレクト端子を備え、この第2の
チツプセレクト端子の電圧が「L」レベルの時は
動作が禁止されるメモリ回路において、 上記バツテリ・バツクアツプ回路を有する電源
から高抵抗を経て上記第2のチツプセレクト端子
へ「H」レベルの電圧を与える手段、 上記CPUの正常動作が保証される電源電圧の
下限をVH、上記CPUが動作可能な電源電圧の
下限をVLとするとき、上記CPUと同一の電源
に接続され、この電源の電圧がVL以上VH以下
の範囲ではその出力端子の電圧が「L」レベルに
固定され、上記電源の電圧がVLよりも低い場合
は上記出力端子のインピーダンスを高インピーダ
ンスに保ち、上記電源の電圧がVHより低い値か
らVHを超えた場合はVHを超えた時点から所定
遅延時間の後から上記電源の電圧がVH以上に保
たれる間上記出力端子に「H」レベルの電圧を出
力するリセツト回路、 を備えこのリセツト回路の出力端子を上記第2の
チツプセレクト端子に接続することによりメモリ
保護回路を構成することを特徴とするメモリ回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986138123U JPH0430720Y2 (ja) | 1986-09-09 | 1986-09-09 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986138123U JPH0430720Y2 (ja) | 1986-09-09 | 1986-09-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6344296U true JPS6344296U (ja) | 1988-03-24 |
JPH0430720Y2 JPH0430720Y2 (ja) | 1992-07-23 |
Family
ID=31042819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1986138123U Expired JPH0430720Y2 (ja) | 1986-09-09 | 1986-09-09 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0430720Y2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02141366A (ja) * | 1988-11-21 | 1990-05-30 | Toyoda Mach Works Ltd | リザーバ |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5984642U (ja) * | 1982-11-27 | 1984-06-07 | 松下冷機株式会社 | 半導体メモリのデ−タ内容保護回路 |
JPS59130297U (ja) * | 1983-02-19 | 1984-09-01 | 株式会社日本テクナ−ト | メモリバツクアツプ回路 |
JPS61122766A (ja) * | 1984-11-20 | 1986-06-10 | Oki Electric Ind Co Ltd | メモリバツクアツプ用電源監視回路 |
JPS61228545A (ja) * | 1985-04-02 | 1986-10-11 | Nec Corp | メモリ保護回路 |
-
1986
- 1986-09-09 JP JP1986138123U patent/JPH0430720Y2/ja not_active Expired
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5984642U (ja) * | 1982-11-27 | 1984-06-07 | 松下冷機株式会社 | 半導体メモリのデ−タ内容保護回路 |
JPS59130297U (ja) * | 1983-02-19 | 1984-09-01 | 株式会社日本テクナ−ト | メモリバツクアツプ回路 |
JPS61122766A (ja) * | 1984-11-20 | 1986-06-10 | Oki Electric Ind Co Ltd | メモリバツクアツプ用電源監視回路 |
JPS61228545A (ja) * | 1985-04-02 | 1986-10-11 | Nec Corp | メモリ保護回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02141366A (ja) * | 1988-11-21 | 1990-05-30 | Toyoda Mach Works Ltd | リザーバ |
Also Published As
Publication number | Publication date |
---|---|
JPH0430720Y2 (ja) | 1992-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0343344A3 (en) | Semiconductor memory device with improved indicator of the state of the redundant structure | |
JPS6344296U (ja) | ||
JPS6055916B2 (ja) | タイミング回路 | |
JPS57210500A (en) | Semiconductor storage device | |
JPS61122766A (ja) | メモリバツクアツプ用電源監視回路 | |
JPS59130300U (ja) | 半導体メモリのデ−タ内容保護装置 | |
JPS62158565U (ja) | ||
JPS5950115U (ja) | スイツチング形増幅器の保護回路 | |
JPH0164748U (ja) | ||
JPH01201711A (ja) | 初期電源投入検出回路 | |
JPS61107048U (ja) | ||
JPH0561714B2 (ja) | ||
JPS60184133U (ja) | バツテリバツクアツプメモリ回路 | |
JPS61112460U (ja) | ||
JPS5854713U (ja) | 定電圧電源回路 | |
JPS63249246A (ja) | メモリ・システム | |
JPH0179164U (ja) | ||
JPS63155076U (ja) | ||
JPH01205257A (ja) | 集積回路 | |
JPS62175330U (ja) | ||
JPS6040145U (ja) | 無線通信装置 | |
JPS59151331U (ja) | マイクロプロセツサの制御回路 | |
JPS59164946U (ja) | 電源制御装置 | |
JPS60126846U (ja) | メモリ切換え制御回路 | |
JPS6253738U (ja) |