JPS61107048U - - Google Patents
Info
- Publication number
- JPS61107048U JPS61107048U JP19258684U JP19258684U JPS61107048U JP S61107048 U JPS61107048 U JP S61107048U JP 19258684 U JP19258684 U JP 19258684U JP 19258684 U JP19258684 U JP 19258684U JP S61107048 U JPS61107048 U JP S61107048U
- Authority
- JP
- Japan
- Prior art keywords
- ram
- cpu
- signal
- reset
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000903 blocking effect Effects 0.000 claims 1
- 230000002265 prevention Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Description
第1図は本考案の1実施例としての要部構成を
示すブロツク図、第2図は第1図の要部の動作を
説明するためのフローチヤート、第3図は同じく
波形図、第4図は従来装置の構成例を示すブロツ
ク図、第5図aは第4図の動作を説明するための
フローチヤート同図b〜dは同図aの手順に対応
するRAM内のデータの例を示す図である。 1…CPU、2…バツクアツプメモリ(RAM
)、3…プログラムメモリ(ROM)、4…バツ
テリ、5…リセツト回路、5a…1次リセツト信
号、6…入出力部、P…出力ポート、6a…RA
M書込み中信号、8…ORゲート、8a…2次リ
セツト信号、…リセツト端子、H…保
持時間。
示すブロツク図、第2図は第1図の要部の動作を
説明するためのフローチヤート、第3図は同じく
波形図、第4図は従来装置の構成例を示すブロツ
ク図、第5図aは第4図の動作を説明するための
フローチヤート同図b〜dは同図aの手順に対応
するRAM内のデータの例を示す図である。 1…CPU、2…バツクアツプメモリ(RAM
)、3…プログラムメモリ(ROM)、4…バツ
テリ、5…リセツト回路、5a…1次リセツト信
号、6…入出力部、P…出力ポート、6a…RA
M書込み中信号、8…ORゲート、8a…2次リ
セツト信号、…リセツト端子、H…保
持時間。
Claims (1)
- 【実用新案登録請求の範囲】 CPUと、該CPUに属し記憶を不揮発化され
たRAMと、入力電圧の消失後少くとも前記のR
AMの書込処理を終了できる所定の時間、前記C
PU,RAM等が動作できる所定の電圧を維持す
る直流電源と、前記入力電圧の低下を検出する電
源電圧低下信号に基づいて、前記CPUにリセツ
ト信号を印加するリセツト手段とを備えたマイク
ロコンピユータシステムにおいて、 前記RAMへのデータの書込処理の直前、直後
にオン、オフされ前記CPUが前記の書込処理中
であることを示すRAM書込中信号を出力する手
段と、前記リセツト手段からのリセツト信号の出
力の際、前記RAM書込中信号が出力されている
ときは、替リセツト信号の前記CPUへの印加を
阻止し、前記RAM書込中信号の消滅を待つて、
前記CPUに前記リセツト信号を印加する手段と
を備えることを特徴とするメモリの書込みミス防
止装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19258684U JPS61107048U (ja) | 1984-12-19 | 1984-12-19 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19258684U JPS61107048U (ja) | 1984-12-19 | 1984-12-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61107048U true JPS61107048U (ja) | 1986-07-07 |
Family
ID=30749996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19258684U Pending JPS61107048U (ja) | 1984-12-19 | 1984-12-19 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61107048U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02139613A (ja) * | 1988-11-21 | 1990-05-29 | Nippon Motoroola Kk | 低電圧阻止制御装置 |
-
1984
- 1984-12-19 JP JP19258684U patent/JPS61107048U/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02139613A (ja) * | 1988-11-21 | 1990-05-29 | Nippon Motoroola Kk | 低電圧阻止制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5974434U (ja) | マイクロコンピユ−タの電源供給回路 | |
JPS59192740U (ja) | コンピユ−タ装置 | |
JPS61107048U (ja) | ||
JPS6087001U (ja) | 制御回路のバツクアツプ電源回路 | |
JPS61622U (ja) | 電源制御回路 | |
JPS62163105A (ja) | 空気調和機の制御装置 | |
JPS59177055U (ja) | 自動再生装置 | |
JPS6086037U (ja) | 電源起動回路 | |
JPS6082301U (ja) | プロセス出力装置 | |
JPS58159700U (ja) | 記憶デ−タ保護回路 | |
JPS59130300U (ja) | 半導体メモリのデ−タ内容保護装置 | |
JPS60184133U (ja) | バツテリバツクアツプメモリ回路 | |
JPS6119858U (ja) | マイクロプロセツサの暴走保安装置 | |
JPS5933539U (ja) | プログラマブルコントロ−ラ | |
JPS6017123B2 (ja) | デ−タ処理装置の無人運転装置 | |
JPS58164022U (ja) | 車両用デ−タ収録装置 | |
JPS60103234U (ja) | 電子式キヤツシユレジスタの電源回路 | |
JPS6076430U (ja) | メモリ用電池電源装置 | |
JPS625338U (ja) | ||
JPS60126846U (ja) | メモリ切換え制御回路 | |
JPS6025002U (ja) | 制御装置 | |
JPS6025018U (ja) | 誤動作防止装置 | |
JPS60187935U (ja) | 記憶装置の制御回路 | |
JPS6112125U (ja) | 電子機器 | |
JPS63147740U (ja) |