JPS62145967A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS62145967A JPS62145967A JP60287109A JP28710985A JPS62145967A JP S62145967 A JPS62145967 A JP S62145967A JP 60287109 A JP60287109 A JP 60287109A JP 28710985 A JP28710985 A JP 28710985A JP S62145967 A JPS62145967 A JP S62145967A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- picture
- area
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Fax Reproducing Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は入力画像信号を処理する画像処理装置に関し、
特に領域別に異なる処理を行う画像処理装置に関する。
特に領域別に異なる処理を行う画像処理装置に関する。
く背景技術〉
ディジタル画像信号を２値化してレーザ・ビーム番プリ
ンタなどで画形成をする際に、中間調の階調性を得るた
めに、ディジタル画像信号をアナログ信号に変換し、こ
の変換した信号を、三角波のような周期的なパターン信
号と比較することでパルス幅変調をかけた２値化信号を
発生させる手法を我々は提案した。
ンタなどで画形成をする際に、中間調の階調性を得るた
めに、ディジタル画像信号をアナログ信号に変換し、こ
の変換した信号を、三角波のような周期的なパターン信
号と比較することでパルス幅変調をかけた２値化信号を
発生させる手法を我々は提案した。
第２図はこの手法の具体例を示したものである。ディジ
タルビデオ信号はラッチ１でビデオクロックＶＣＬＫで
ラッチされ同期がとられる。
タルビデオ信号はラッチ１でビデオクロックＶＣＬＫで
ラッチされ同期がとられる。
このビデオクロックＶＣＬＫはマスタクロツタＭＣＬＫ
をＪ−にフリップフロップ５で２分周したクロックであ
る。このビデオ信号はＤ／Ａコン八−へ２でアナログビ
デオ信号に変換される。
をＪ−にフリップフロップ５で２分周したクロックであ
る。このビデオ信号はＤ／Ａコン八−へ２でアナログビ
デオ信号に変換される。
Ｄ／Ａコンバータ２の出力は抵抗３で電圧レベルに変換
された後にコンパレータ４の一方の入力端子に入力され
る。一方マスタクロツクは分周器６によって２分周され
デユーティ比５０％のクロツり信号となる。このクロッ
クはバッファ７を通して可変抵抗８とコンデンサ９で構
成された積分回路で三角波となる。そしてコンデンサ１
０と可変抵抗１１でバイアス分を調整し保護抵抗１２と
バッファアンプ１３を通して前述のコンパレータ４のも
う一方の入力端子に入力され、アナログビデオ信号と比
較され、パルス幅変調される。
された後にコンパレータ４の一方の入力端子に入力され
る。一方マスタクロツクは分周器６によって２分周され
デユーティ比５０％のクロツり信号となる。このクロッ
クはバッファ７を通して可変抵抗８とコンデンサ９で構
成された積分回路で三角波となる。そしてコンデンサ１
０と可変抵抗１１でバイアス分を調整し保護抵抗１２と
バッファアンプ１３を通して前述のコンパレータ４のも
う一方の入力端子に入力され、アナログビデオ信号と比
較され、パルス幅変調される。
ここで高い階調性を得るためにはアナログビデオ信号の
レベルと三角波のレベルは第３図に示すような関係にあ
ることが望ましい。そこでこのような関係を満足させる
ために、三角波発生回路の可変抵抗器８で振幅可変抵抗
器ｌでバイアス分をそれぞれ５周整している。
レベルと三角波のレベルは第３図に示すような関係にあ
ることが望ましい。そこでこのような関係を満足させる
ために、三角波発生回路の可変抵抗器８で振幅可変抵抗
器ｌでバイアス分をそれぞれ５周整している。
しかし、画像の画調によってすなわち文字画像のように
中間調よりも解像度を重視するか写真画像のように中間
調の再現性を重視するかによってパターン信号の周期を
切り換えようとする場合、三角波発生回路の定数が同じ
では第３図に示した条件を満足することはできない。そ
こでこのために可変抵抗器８．１１の調整をやり直さな
ければならない。
中間調よりも解像度を重視するか写真画像のように中間
調の再現性を重視するかによってパターン信号の周期を
切り換えようとする場合、三角波発生回路の定数が同じ
では第３図に示した条件を満足することはできない。そ
こでこのために可変抵抗器８．１１の調整をやり直さな
ければならない。
く目 的〉
そこで本発明は、上述の欠点を除去すると共に、同一原
稿上に混在する中間調画像、線画画像の領域を指定する
ことにより、指定されたｆＯ域毎に、画調によって最適
の比較パターン信号を得て、＠適の処理を行うことが可
能な画像処理装置の提供を目的としている。
稿上に混在する中間調画像、線画画像の領域を指定する
ことにより、指定されたｆＯ域毎に、画調によって最適
の比較パターン信号を得て、＠適の処理を行うことが可
能な画像処理装置の提供を目的としている。
〈実施例〉
以下第１図を参照して本発明の実施例を詳細に説明する
ディジタルビデオ信号ＤＶｉｎはラッチｌでビデオクロ
ックＶＣＬＫでラッチされ同期がとられる。このビデオ
信号はＤＶｉｎはＤ／Ａコンバータ２でアナログビデオ
信号ＡＶに変換される。Ｄ／Ａコンバータ２の出力は抵
抗３で電圧レベルに変換された後に２つのコンパレータ
４゜１３の一方の入力端子に入力される。又第２図で説
明したように積分回路を基本構成とする三角波発生回路
を、本実施例では２系統用意されており、それぞれＶＣ
ＬＫに同期したＰＨＣＬＫ。
ディジタルビデオ信号ＤＶｉｎはラッチｌでビデオクロ
ックＶＣＬＫでラッチされ同期がとられる。このビデオ
信号はＤＶｉｎはＤ／Ａコンバータ２でアナログビデオ
信号ＡＶに変換される。Ｄ／Ａコンバータ２の出力は抵
抗３で電圧レベルに変換された後に２つのコンパレータ
４゜１３の一方の入力端子に入力される。又第２図で説
明したように積分回路を基本構成とする三角波発生回路
を、本実施例では２系統用意されており、それぞれＶＣ
ＬＫに同期したＰＨＣＬＫ。
ＴＸＣＬＫを５ 、ｌ ３のＪ／にフｌ）ｙデフ０ツブ
によって２分周されデユーティ比５０％のクロック信号
となる。ここで本実施例においてＴＸＣＬＫの周波数は
、線画原稿の時のパターン信号となるので、解像力が重
要となる為ビデオクロックの２倍の周波数となる。一方
ＰＨＣＬＫの周波数は中間調画像のパターン信号となる
為、ＴＸＣＬＫ信号の１／３の周波数になる補設定しで
ある。これらの分周された５０％デユーティのクロック
はバッファ６．１４を通して可変抵抗７ａ、７ｂとコン
デンサ８ａ、８ｂで構成されたＪｔ′１分回路で三角波
となる。そしてコンデンサ９ａ、９ｂ、可変抵抗１０ａ
、１０ｂでｚ’イアス分を調整し保護抵抗１１ａ、ｌｌ
ｂとバッファアンプ１２ａ、１２ｂを通して前述のコン
パレータ４．１３のもう一方の入力端子に入力され、ア
ナログビデオ信号ＡＶと比較され、２系統のパルス幅変
調信号Ａ、Ｂとなる。第４図（ａ）・（ｂ）はパターン
周期によって最適に調整された三角波発生回路によって
発生した三角波の例を示したものである。さらに図示さ
れていない領域座標入力装置、本実施例ではディジタイ
ザ−からの主走査方向及び副走査方向の座標情報を図示
されていないＣＰＵが受けとり、−ライン毎の非画像部
の区間で１８のセレクタのセレクト信号２０を°Ｈ″゛
にすることで１７のＳＲＡＭにディジタイザ−からの座
標情報により°“ＨｏｒＬ“°を書き込み、書き込み終
了時、セレクト信号２０をＬ ”にすることで１７のＳ
ＲＡＭのアドレスを１９の主走査ラインのカウンタから
与える様にする。その時２１の信号ラインにはディジタ
イザからの主走査方向座標により、線画の領域の時は″
“Ｈ゛、中間調の領域の時は゛Ｌパが出力される。この
信号はＤフリップフロップ２２によりビデオ信号に同期
して、セレクタ回路１４，１５，１６．２３に与えられ
る。即ち、線画の時は信号ライン２３に” Ｈ”が出力
されるので、１４のゲートには２３のＮＯＴゲートによ
り°゛Ｌ′°Ｌ′°信号れるので、１３のコンパレータ
の出力が１６のゲートより出力される。反対に２３の信
号ラインが“Ｌ″の時は４のコンパレータの出力が１６
のゲートより出力される。この様に画素毎に画調に応じ
て最適の三角波を彦根出来る。
によって２分周されデユーティ比５０％のクロック信号
となる。ここで本実施例においてＴＸＣＬＫの周波数は
、線画原稿の時のパターン信号となるので、解像力が重
要となる為ビデオクロックの２倍の周波数となる。一方
ＰＨＣＬＫの周波数は中間調画像のパターン信号となる
為、ＴＸＣＬＫ信号の１／３の周波数になる補設定しで
ある。これらの分周された５０％デユーティのクロック
はバッファ６．１４を通して可変抵抗７ａ、７ｂとコン
デンサ８ａ、８ｂで構成されたＪｔ′１分回路で三角波
となる。そしてコンデンサ９ａ、９ｂ、可変抵抗１０ａ
、１０ｂでｚ’イアス分を調整し保護抵抗１１ａ、ｌｌ
ｂとバッファアンプ１２ａ、１２ｂを通して前述のコン
パレータ４．１３のもう一方の入力端子に入力され、ア
ナログビデオ信号ＡＶと比較され、２系統のパルス幅変
調信号Ａ、Ｂとなる。第４図（ａ）・（ｂ）はパターン
周期によって最適に調整された三角波発生回路によって
発生した三角波の例を示したものである。さらに図示さ
れていない領域座標入力装置、本実施例ではディジタイ
ザ−からの主走査方向及び副走査方向の座標情報を図示
されていないＣＰＵが受けとり、−ライン毎の非画像部
の区間で１８のセレクタのセレクト信号２０を°Ｈ″゛
にすることで１７のＳＲＡＭにディジタイザ−からの座
標情報により°“ＨｏｒＬ“°を書き込み、書き込み終
了時、セレクト信号２０をＬ ”にすることで１７のＳ
ＲＡＭのアドレスを１９の主走査ラインのカウンタから
与える様にする。その時２１の信号ラインにはディジタ
イザからの主走査方向座標により、線画の領域の時は″
“Ｈ゛、中間調の領域の時は゛Ｌパが出力される。この
信号はＤフリップフロップ２２によりビデオ信号に同期
して、セレクタ回路１４，１５，１６．２３に与えられ
る。即ち、線画の時は信号ライン２３に” Ｈ”が出力
されるので、１４のゲートには２３のＮＯＴゲートによ
り°゛Ｌ′°Ｌ′°信号れるので、１３のコンパレータ
の出力が１６のゲートより出力される。反対に２３の信
号ラインが“Ｌ″の時は４のコンパレータの出力が１６
のゲートより出力される。この様に画素毎に画調に応じ
て最適の三角波を彦根出来る。
この様に本画像処理装置においては同−原稿上にある中
間調領域あるいは線画領域を画素単位にて指定出来、更
に画調に応じて複数個の三角波発生回路から最適の三角
波を選択することで、良質の画質を得ることが出来る様
になった。即ち、線画に対しては周期の短い三角波を用
いることで高解像の出力ができ、中間調画に対しては周
期の長い三角波を用いることで高階調の画像出力が可能
となる。
間調領域あるいは線画領域を画素単位にて指定出来、更
に画調に応じて複数個の三角波発生回路から最適の三角
波を選択することで、良質の画質を得ることが出来る様
になった。即ち、線画に対しては周期の短い三角波を用
いることで高解像の出力ができ、中間調画に対しては周
期の長い三角波を用いることで高階調の画像出力が可能
となる。
未実施例ではアナログパターン信号として二等辺三角形
の三角波を用いたが、勿論三角波を基本として第３図に
５０として示す様なモディファイした形のパターン信号
を用いても構わない。
の三角波を用いたが、勿論三角波を基本として第３図に
５０として示す様なモディファイした形のパターン信号
を用いても構わない。
又、座標入力装置としてはデジタイザの他にライトペン
或は直接数値をキーボードで入力しても良い。
或は直接数値をキーボードで入力しても良い。
く効 果〉
以上の如く本発明に依れば画像に応じた最適な処理が可
能となり、更に一画面内で中間調画と線画が８２存する
場合にも夫々に対して最適な処理ができる。
能となり、更に一画面内で中間調画と線画が８２存する
場合にも夫々に対して最適な処理ができる。
第１図は本実施例の画像処理回路図、
第２図は背景技術の処理回路図、
第３図はアナログビデオ信号と三角波のレベル条件を示
した図、 第４図は本実施例によって得られるアナログパターン信
号波形を示す図である。
した図、 第４図は本実施例によって得られるアナログパターン信
号波形を示す図である。
Claims (2)
- （１）一画面内の画像領域を分割して指定する指定手段
、前記指定手段の指定に基づいて第１の領域の入力画像
信号を第１の周期の第１のアナログパターン信号と比較
してＰＷＭ出力画像信号を得る第１手段、及び第２の領
域の入力画像信号を第１の周期とは異なる第２の周期の
第２のアナログパターン信号と比較してＰＷＭ出力画像
信号を得る第２の手段より成る画像処理装置。 - （２）第１項において、第１、第２のアナログパターン
信号は夫々周期の異なる三角波信号である画像処理装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60287109A JPS62145967A (ja) | 1985-12-20 | 1985-12-20 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60287109A JPS62145967A (ja) | 1985-12-20 | 1985-12-20 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62145967A true JPS62145967A (ja) | 1987-06-30 |
Family
ID=17713172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60287109A Pending JPS62145967A (ja) | 1985-12-20 | 1985-12-20 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62145967A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04342359A (ja) * | 1991-05-20 | 1992-11-27 | Tokyo Electric Co Ltd | ２値画像形成装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5799866A (en) * | 1980-12-15 | 1982-06-21 | Canon Inc | Picture image binary-coding method |
| JPS58211168A (ja) * | 1982-06-03 | 1983-12-08 | Canon Inc | カラ−画像処理方法 |
-
1985
- 1985-12-20 JP JP60287109A patent/JPS62145967A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5799866A (en) * | 1980-12-15 | 1982-06-21 | Canon Inc | Picture image binary-coding method |
| JPS58211168A (ja) * | 1982-06-03 | 1983-12-08 | Canon Inc | カラ−画像処理方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04342359A (ja) * | 1991-05-20 | 1992-11-27 | Tokyo Electric Co Ltd | ２値画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870499A (en) | Image processing apparatus | |
| EP0212990B1 (en) | Image processing apparatus | |
| JPS6358584A (ja) | 画像処理装置 | |
| JPS62145967A (ja) | 画像処理装置 | |
| JPH07105887B2 (ja) | 画像処理装置 | |
| JP2513629B2 (ja) | 画像処理装置 | |
| JP2513628B2 (ja) | 画像処理装置 | |
| JPH07123218B2 (ja) | 走査同期信号発生回路 | |
| JPS62140550A (ja) | 画像処理装置 | |
| JP2702110B2 (ja) | 画像処理装置 | |
| JP2974318B2 (ja) | 画像処理装置 | |
| JPS62181564A (ja) | 画像情報処理装置 | |
| JP3078406B2 (ja) | 画像処理方法および装置 | |
| JPS5816290Y2 (ja) | 画信号処理回路 | |
| JPS62198266A (ja) | カラ−画像情報処理装置 | |
| JP3089857B2 (ja) | 中間調画像再現に用いられる画像処理方法 | |
| JP3049754B2 (ja) | 画信号処理装置 | |
| JPS6249780A (ja) | 画像処理装置 | |
| JPS5912314A (ja) | スイツチング記録装置 | |
| JPS62188559A (ja) | 画像処理装置 | |
| JP2960732B2 (ja) | 画像形成装置 | |
| JPH0795405A (ja) | 画像情報処理装置 | |
| JPS62188557A (ja) | 画像情報処理装置 | |
| JPH02155770A (ja) | 記録装置 | |
| JPS62181575A (ja) | 画像処理装置 |