JPS6214248A

JPS6214248A - デユアルポ−トメモリ装置

Info

Publication number: JPS6214248A
Application number: JP60152413A
Authority: JP
Inventors: Haruyoshi Takayama; 高山　晴好
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1985-07-12
Filing date: 1985-07-12
Publication date: 1987-01-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、主従一対の制御装置により個別に制御してメ
モリ回路に対するデータの書込みおよび読出しを処理す
るデュアルポートメモリ装置に関し、特に、特定したア
ドレスのメモリ領域に対する一方の制御装置による書込
み処理を禁止するようにしたものである。

〔従来の技術〕

従来、この種デュアルポートメモリ装置は、主従一対の
制御装置からの書込みおよび読出しの処理に対してそれ
ぞれメモリ回路からのデータの出力および入力を何の制
約も受けずに行なうように構成されていた。

しかしながら、従来装置には、一方の制御装置が故障を
起こした場合など、不測の事態が発生した場合に、制御
装置からの制御信号が書込み処理の状態のままになって
いたりすると、メモリ回路内に蓄積されたデータが不測
の書込み処理によって破壊され、消滅してしまう危険性
が多いという欠点があった。

〔発明が解決しようとする問題点〕

そこで、本発明の目的は、１−述の欠点を除去し、蓄積
データの破壊、消滅を防１１−することのできるデュア
ルポートメモリ装置を提供することにある。

〔問題点を解決するための手段〕

かかる目的を達成するために、本発明は、１三従一対の
制御装置により個別に制御してメモリ回路に対するデー
タの書込みおよび読出しを処理するデュアルポートメモ
リ装置において、ｉＥ従制御装置のいずれか一方よりメ
モリ回路に対して書込みを禁１１−する旨を指定し、そ
の指定されたメモリ領域を判別し、その判別結果に応じ
て、メモリ回路の書込みの禁止されたメモリ領域に対す
るト従制御装置による書込み処理を禁止するようにした
ことを特徴とする。

すなわち、本発明においては、デュアルポートメモリ装
置のメモリ回路に書込み禁止領域を設け、その領域に対
して一方の制御装置からの書込みを禁止して、不測の事
態、例えば、一方の制御装置の故障などによりメモリ回
路に対する書込み処理の状態のままになった場合にメモ
リ回路内のデータの破壊を防止し得るように、書込み禁
止領域に対する書込み処理を判別して阻止する。

〔作　　用〕

したがって、本発明によれば、上述した手段により、蓄
積データの安全性を向上させたデュアルポートメモリ装
置を提供することができる。

〔実　施　例〕

以下に図面を参照して実施例につき本発明の詳細な説明
する。

まず、本発明の一実施例によるデュアルポートメモリ制
御系の構成を第１図に示す。

第１図示の構成において、１は主制御装置、２は従制御
装置、３はデュアルポートメモリ装置である。さらに、
４は切替信号であり、主制御装置ｌおよび従制御装置２
のいずれか一方からデュアルポートメモリ装置３に対す
る書込みもしくは読出しの処理の実行期間を例えば信号
波形“ｌ”。

°°０′によって指定する信号である。

主制御装置ｌおよび従制御装置２からはそれぞれの制御
装置からのアドレス信号５および９、データ信号６およ
びｌＯ１読出し制御信号７および１１並びに書込み制御
信号８および１２がデュアルポートメモリ装置３に供給
される。

つぎに、本発明デュアルポートメモリ装置の一実施例に
よる回路構成の例を第２図に示す。

第２図示の回路構成において、信号４〜１２は第１図と
それぞれ同一の信号を表わし、切替信号４は、アドレス
信号５と９とを切替えるためにアドレス信号切替回路Ｇ
１およびＧ２に供給してあり、また、データ信号６と１
０とを切替えるためにデータ信号切替回路Ｇ７およびＧ
８に供給しである。

アドレス信号切替回路（ｉｔと０２とは、切替信号４の
状態、例えば信号波形の“ｌ”、“０”に応じ主制御装
置１側のアドレス信号５と従制御装置２側アドレス信号
９とをそれぞれ切替え、その切替出力として多重化アド
レス信号１３を出力する。また、データ信号切替回路Ｇ
７　、　Ｇ８からは同様にして多重化データ信号１５を
出力する。その多重化アドレス信号１３は、メモリ回路
１４に供給されてメモリ回路１４のメモリ番地を指定す
る信号として使われるとともに、アドレスデコーダ０１
およびＧ２にも供給されている。

アドレスデコーダＤＩはに制御装ａｌｌ側から書込み禁
１１−領域のメモリアドレスが指定されたときに、該当
メモリアドレスを多重化アドレス信号１３中から識別し
、該当メモリアドレスに対して禁止信号ｉＮ旧を出力す
る。また、アドレスデコーダＤ２は従制御装置２側から
書込み禁止領域のメモリアドレスが指定されたときに、
同様に該当メモリアドレスに対して禁１１−信号１ＮＨ
２を出力する。

禁止１−信号ｉＮ旧は、ゲー）Ｇ３に供給された主制御
装置１側からの書込み制御信号８を禁止して、メモリ回
路１４の書込み許可信号ＷＥを出力しないことによって
主制御装置ｌによる書込み処理を禁１トする。また、禁
止信号１ＮＨ２は、ゲー）Ｇ４に供給された従制御装置
２側からの書込み制御信号１２を禁止してメモリ回路１
４の書込み許可信号ＷＥを出力しないことによって従制
御装置２による書込み処理を禁止する。

なお、書込み禁止領域のメモリアドレスが指定されてい
ないときには、禁止信号ｉＮ旧および１ＮＨ２はいずれ
も出力されないので、書込み制御信号８または１２は禁
止用ゲートＧ３またはＧ４とオアゲートＧ５とをそれぞ
れ順次に通過してゲー）０５から書込み許可信号ＷＥを
出力し、正常な書込み処理が行なわれる。

また、図示の回路構成においては、それぞれゲー）Ｇ３
およびＧ４に供給しである書込み制御信号８および１２
を、互いに入れ替えて、それぞれゲート０４およびＧ３
に供給するように構成すれば、一方の制御装置によって
指定した書込み禁１ト領域のメモリアドレスに対する他
方の制御装置による書込み処理を禁１トするようにする
こともできる。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、デュ
アルポートメモリ装置内にメモリ回路の書込み処理禁止
領域を指定し、その領域に対する書込み処理を禁１トす
る旨の指定がなされたか否かを判別するようにしたので
、一方の制御装置の故障などに起因して、メモリ回路に
対する書込み可能の状態のままになったときに、メモリ
回路内のデータが書き換えられてしまい、蓄積データが
破壊されるのを防止することが可能となり、以てデータ
蓄積の安定性が向上したデュアルポートメモリ装置を提
供することができるという格別の効果が得られる。

【図面の簡単な説明】

第１図は本発明によるデュアルポートメモリ制御系の構
成を示すブロック線図、第２図は本発明デュアルポートメモリ装置の回路構成の
例を示すブロック線図である。ｌ・・・主制御装置、２・・・従制御装置、３・・・デュアルポートメモリ装置、４・・・切替信号、５．９・・・アドレス信号、６．１０・・・データ信号。７．１１・・・読出し制御信号、８．１２・・・書込み制御信号、１３・・・多重化アドレス信号、１４・・・メモリ回路、１５・・・多重化データ信号、Ｇｌ、Ｇ２・・・アドレス信号切替回路、ＤＩ　、　０
２・・・アドレスデコーダ、１ＮＨ１，１ＮＨ２・・・
禁止信号、Ｇ３　、　Ｇ４・・・禁止用ゲート、Ｇ５・・・オアゲート、Ｇ７　、　Ｇ８・・・データ信号切替回路。

Claims

【特許請求の範囲】１）主従一対の制御装置により個別に制御してメモリ回
路に対するデータの書込みおよび読出しを処理するデュ
アルポートメモリ装置において、前記主従制御装置のい
ずれか一方よりメモリ回路に対して書込みを禁止する旨
を指定し、その指定されたメモリ領域を判別し、その判
別結果に応じて、前記メモリ回路の前記書込みの禁止さ
れたメモリ領域に対する前記主従制御装置による書込み
処理を禁止するようにしたことを特徴とするデュアルポ
ートメモリ装置。２）特許請求の範囲第１項記載のデュアルポートメモリ
装置において、前記主従一対の制御装置の一方により指
定した前記メモリ領域に対する当該一方の制御装置によ
る書込み処理を禁止するようにしたことを特徴とするデ
ュアルポートメモリ装置。３）特許請求の範囲第１項記載のデュアルポートメモリ
装置において、前記主従一対の制御装置の一方により指
定した前記メモリ領域に対する前記主従一対の制御装置
の他方による書込み処理を禁止するようにしたことを特
徴とするデュアルポートメモリ装置。