JPS6214191A - 表示用メモリシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は１表示用メモリシステムに関するものである。

〔従来の技術〕

従来、同−ＣＲＴ装置へ種々の情報を表示させるとき、
その情報は別々のタスクより発生させることが一般的で
ある。

この場合、ＣＲＴ装置を制御するＣＰＵは、それぞれの
タスクの優先順位や他の情報との重ね合せ、境界などを
逐次判断して表示を指令している。

つまり、第２図に示すように、各タスク毎に割り当てら
れた表示用リフレッシュメモリ１〜３を。

図示しないＣＰＵが、これらへの書込み処理を行なうこ
とにより、たがいの干渉をソフトウェアプログラムに基
づいて管理していたのである。

〔発明が解決しようとする問題点〕

しかし、このようなシステムでは、ソフトウェアで処理
するため、処理に長時間を要し、高速表示の要求には対
応できなくなってきている。

本発明は、このような問題点を解決しようとするもので
ある。

〔問題点を解決するための手段〕

上記問題点を解決するため１本発明では１表示データが
格納される複数のリフレッシュメモリと。

前記リフレッシュメモリの出力の優先順位を記憶したプ
ライオリティメモリと、前記プライオリティメモリの出
力をデコードするデコーダと、前記デコーダの出力と、
前記各リフレッシュメモリの出力との論理積または論理
和をとり、その結果を表示装置に出力するゲート群、と
を備えるものである。

〔実施例〕

以下１本発明の具体的実施例を第１図に示して説明する
。

４はプライオリティメモリ、５はデコーダ、６はオア回
路、７はゲート回路、８は合成回路、９は図示しないＣ
ＰＵから発せられる表示同期信号。

１０は表示データである。

さて９表示同期信号９により取り出されたプライオリテ
ィメモリ４の出力は、デコーダ５によってどのリフレッ
シュメモリからの出力を表示信号とするかを、オア回路
６と、ゲート回路７によって選択する。

またプライオリティの値が成る値の時、全リフレッシュ
メモリからの出力を合成するということがオア回路６で
行なえるようになっている。

このようにして選択的に取り出された表示データ１０は
ゲート回路７及び合成回路８を通り５表示装置へ送られ
る。

以上によって各リフレッシュメモリに、各タスクからラ
ンダムに書き込まれた表示内容をあらかじめ設定された
プライオリティの値によって極めて高速に秩序室てて表
示することができる。

〔発明の効果〕

以上述べたように本発明によれば、プライオリティメモ
リとデコーダを追加するだけで、ＣＰＵの負担が増大す
ることな（、極めて高速な表示制御が可能となるという
大きな効果を奏する。

【図面の簡単な説明】

第１図は本発明の具体的実施例、第２図は従来例である
。 ４、プライオリティメモリ　　５　デコーダ１０：表示
データ

Claims (1)

1. 【特許請求の範囲】 表示データが格納される複数のリフレッシュメモリと、 前記リフレッシュメモリの出力の優先順位を記憶したプ
   ライオリティメモリと、 前記プライオリティメモリの出力をデコードするデコー
   ダと、 前記デコーダの出力と、前記各リフレッシュメモリの出
   力との論理積または論理和をとり、その結果を表示装置
   に出力するゲート群、 とを備えたことを特徴とする表示用メモリシステム。