JPS61275887A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS61275887A JPS61275887A JP60118117A JP11811785A JPS61275887A JP S61275887 A JPS61275887 A JP S61275887A JP 60118117 A JP60118117 A JP 60118117A JP 11811785 A JP11811785 A JP 11811785A JP S61275887 A JPS61275887 A JP S61275887A
- Authority
- JP
- Japan
- Prior art keywords
- display
- memory
- data
- display data
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は、情報処理システムの端末装置等に使用される
表示装置に関する。
表示装置に関する。
[発明の技術的背景とその問題点]
従来、情報処理システムの端末装置くワークステーショ
ン)にはCRTディスプレイ装置等の表示装置が使用さ
れている。表示装置は、一つの表示メモリ(ビットマツ
プメモリ又はリフレッシュメモリ)に対応して一つの表
示部(画面)を備えているのが一般的である。このよう
な表示装置では、例えば文章と図面を同時に表示する際
に(:1画面に複数のウィンドを定義する必要がある。
ン)にはCRTディスプレイ装置等の表示装置が使用さ
れている。表示装置は、一つの表示メモリ(ビットマツ
プメモリ又はリフレッシュメモリ)に対応して一つの表
示部(画面)を備えているのが一般的である。このよう
な表示装置では、例えば文章と図面を同時に表示する際
に(:1画面に複数のウィンドを定義する必要がある。
このため、一つの表示部に文章と図面等の表示データが
同時に表示されるが、各表示データの表示は比較的小さ
くなり、ユーザには見えにくくなる問題がある。
同時に表示されるが、各表示データの表示は比較的小さ
くなり、ユーザには見えにくくなる問題がある。
[発明の目的]
本発明の目的は、独立した表示部を複数備え、複数の異
種表示データを同時に各表示部に表示できる表示装置を
提供することにある。
種表示データを同時に各表示部に表示できる表示装置を
提供することにある。
[発明の概要]
本発明は、複数の独立した表示部、各表示部に対応する
各表示データを格納する表示メモリ手段と、及び表示制
御手段を備えている。表示制御手段は、表示メモリ手段
から同時表示に必要な各表示データを、それぞれ該当す
る各表示部へ出力して表示させるように制御する。
各表示データを格納する表示メモリ手段と、及び表示制
御手段を備えている。表示制御手段は、表示メモリ手段
から同時表示に必要な各表示データを、それぞれ該当す
る各表示部へ出力して表示させるように制御する。
このような構成を有する表示装置であれば、同時に表示
の必要な複数の異種データをそれぞれ適正な大ぎさで鮮
明に表示することが可能どなる。
の必要な複数の異種データをそれぞれ適正な大ぎさで鮮
明に表示することが可能どなる。
[発明の実施例]
以下図面を参照して本発明の詳細な説明する。
第1図は本発明の第1の実施例に係わる表示装置の構成
を示すブロック図である。第1図に示すように、表示装
置は、装置全体を制御するマイクロプロセッサ(CPU
)10、メインメモリ11、複数の独立した表示部12
−1〜12−n、表示部12−1〜12−nに対応する
表示データを格納する表示メモリ13、承部12−1〜
12−nに対応する複数の表示コン[−口−ラ14−1
〜14−n、及び表示メモリ13をアクセスするメモリ
コントローラ15を備えている。
を示すブロック図である。第1図に示すように、表示装
置は、装置全体を制御するマイクロプロセッサ(CPU
)10、メインメモリ11、複数の独立した表示部12
−1〜12−n、表示部12−1〜12−nに対応する
表示データを格納する表示メモリ13、承部12−1〜
12−nに対応する複数の表示コン[−口−ラ14−1
〜14−n、及び表示メモリ13をアクセスするメモリ
コントローラ15を備えている。
表示メモリ13は、複数の例えば異種表示データd1〜
dnを、一連のアドレス空間で複数のメモリバンクにそ
れぞれ格納するように構成されている。メモリコン]・
ローラ15は、表示コントローラ14−1〜14−n又
はCP U 10からの制御信号により、表示メモリ1
3の動作制御を行なう。
dnを、一連のアドレス空間で複数のメモリバンクにそ
れぞれ格納するように構成されている。メモリコン]・
ローラ15は、表示コントローラ14−1〜14−n又
はCP U 10からの制御信号により、表示メモリ1
3の動作制御を行なう。
このような構成の表示装置において、同実施例の動作を
説明する。先ず、表示されるべき各種の表示データd1
〜dnが、CPUl0の制御にJ−り表示メモリ13に
格納されたとする。各種の表示データd1〜dnは、通
常ではメインメモリ11がらメモリコン1−〇−ラ15
のTol制御により表示メモリ13へ格納される。表示
コントローラ14−1〜14−nは、それぞれCP U
10の指示により表示制御信号をメモリコントローラ
15へ出力する。メモリコント[]−ラ15は、表示コ
ントローラ14からの各制御信号によるアドレス及び表
示タイミングに応じて、表示メモリ13をアクセスする
。即ち、メモリコン1〜ローラ15は、表示コントロー
ラ14−1からの表示制御信号に応じて、表示メモリ1
3から表示データd1を読出して表示部12−1へ転送
させる。また、表示コン]・ローラ14−nからの表示
制御信号に応じて、表示メモリ13から表示データdn
を読出して表示部12−nへ転送させる。
説明する。先ず、表示されるべき各種の表示データd1
〜dnが、CPUl0の制御にJ−り表示メモリ13に
格納されたとする。各種の表示データd1〜dnは、通
常ではメインメモリ11がらメモリコン1−〇−ラ15
のTol制御により表示メモリ13へ格納される。表示
コントローラ14−1〜14−nは、それぞれCP U
10の指示により表示制御信号をメモリコントローラ
15へ出力する。メモリコント[]−ラ15は、表示コ
ントローラ14からの各制御信号によるアドレス及び表
示タイミングに応じて、表示メモリ13をアクセスする
。即ち、メモリコン1〜ローラ15は、表示コントロー
ラ14−1からの表示制御信号に応じて、表示メモリ1
3から表示データd1を読出して表示部12−1へ転送
させる。また、表示コン]・ローラ14−nからの表示
制御信号に応じて、表示メモリ13から表示データdn
を読出して表示部12−nへ転送させる。
これにより、表示部12−1.12−nには、それぞれ
独立に表示メモリ13から出力された異種表示データd
l、dnが表示されることになる。このどき、表示コン
トローラ14−1.14−nからの表示タイミングが同
時であれば、異種表示データdl、dnは同時に各表示
部12−1.12−nに表示されることになる。したが
って、例えば表示データd1である文章及び表示データ
dnである図形を、それぞれ該当する表示部12−1.
12−nに同時に表示することができる。この異種表示
データd1.dnはそれぞれ独立の表示部12−1.1
2−nに表示されるため、適正な大きさ、鮮明度を有す
る表示を得ることができる。
独立に表示メモリ13から出力された異種表示データd
l、dnが表示されることになる。このどき、表示コン
トローラ14−1.14−nからの表示タイミングが同
時であれば、異種表示データdl、dnは同時に各表示
部12−1.12−nに表示されることになる。したが
って、例えば表示データd1である文章及び表示データ
dnである図形を、それぞれ該当する表示部12−1.
12−nに同時に表示することができる。この異種表示
データd1.dnはそれぞれ独立の表示部12−1.1
2−nに表示されるため、適正な大きさ、鮮明度を有す
る表示を得ることができる。
第2図は、本発明の第2の実施例に係わる表示装置を示
すものである。第2の実施例では、一つの表示コントロ
ーラ14により、表示メモリ13から各異種表示データ
d1〜dnが表示部12−1〜12−nへ転送されるよ
うに構成されている。
すものである。第2の実施例では、一つの表示コントロ
ーラ14により、表示メモリ13から各異種表示データ
d1〜dnが表示部12−1〜12−nへ転送されるよ
うに構成されている。
即ち、表示コントローラ14から出力される表示タイミ
ングは1種類であり、指定された各異種表示データd1
〜dnはそれぞれ該当する表示部12−1〜12−nに
常に同時に表示される。このような構成であると、前記
第1図に示した第1の実施例に対して、各異種表示デー
タd1〜dnをそれぞれ独立の表示タイミングで表示す
ることはできないが、表示コン1〜ローラ14の構成を
簡単化できる効果がある。尚、他の構成及び作用効果は
前記第1の実施例と同様であるため、説明を省略する。
ングは1種類であり、指定された各異種表示データd1
〜dnはそれぞれ該当する表示部12−1〜12−nに
常に同時に表示される。このような構成であると、前記
第1図に示した第1の実施例に対して、各異種表示デー
タd1〜dnをそれぞれ独立の表示タイミングで表示す
ることはできないが、表示コン1〜ローラ14の構成を
簡単化できる効果がある。尚、他の構成及び作用効果は
前記第1の実施例と同様であるため、説明を省略する。
第3図は、本発明の第3の実施例に係わる表示装置を示
すブロック図である。第3の実施例では、表示部12−
1〜12−oに対応して複数の表示メモリ13−1〜1
3−n及びメモリコントローラ15−1〜15−nが設
けられている。このような構成であれば、各表示メモリ
13−1〜13−nをそれぞれ独立に制御することが可
能となり、表示データを各表示メモリ13−1〜13−
nに格納する際の処理速度等を高めることができるなど
の効果がある。また、この実施例では、前記第2の実施
例と同様に表示コントローラ14は一つであるが、前記
第1の実施例のように各表示メモリ13−1〜13−n
に対応して複数の表示コントローラを設けてもよい。尚
、他の構成及び作用効果は、前記第1及び第2の実施例
と同様であるため、説明を省略する。
すブロック図である。第3の実施例では、表示部12−
1〜12−oに対応して複数の表示メモリ13−1〜1
3−n及びメモリコントローラ15−1〜15−nが設
けられている。このような構成であれば、各表示メモリ
13−1〜13−nをそれぞれ独立に制御することが可
能となり、表示データを各表示メモリ13−1〜13−
nに格納する際の処理速度等を高めることができるなど
の効果がある。また、この実施例では、前記第2の実施
例と同様に表示コントローラ14は一つであるが、前記
第1の実施例のように各表示メモリ13−1〜13−n
に対応して複数の表示コントローラを設けてもよい。尚
、他の構成及び作用効果は、前記第1及び第2の実施例
と同様であるため、説明を省略する。
第4図は本発明の第4の実施例に係わる表示装−〇−
置を示すブロック図である。第4の実施例では、前記第
3の実施例において、表示メモリ13−1〜13−nと
表示部12−1〜12−0間にロジック回路16が設け
られている。ロジック回路16は、表示メモリ13−1
〜13−nから出力される各表示データに対して、合成
、引算、マスク等の演算処理を行なう機能を有する。こ
のような構成であれば、表示メモリ13−1〜13−n
から出力される各表示データを対応する表示部12−1
〜12−nに同時に表示できると共に、各表示データを
任意に合成したものを表示部12−1〜12−nのいず
れかに表示できるなどの効果がある。
3の実施例において、表示メモリ13−1〜13−nと
表示部12−1〜12−0間にロジック回路16が設け
られている。ロジック回路16は、表示メモリ13−1
〜13−nから出力される各表示データに対して、合成
、引算、マスク等の演算処理を行なう機能を有する。こ
のような構成であれば、表示メモリ13−1〜13−n
から出力される各表示データを対応する表示部12−1
〜12−nに同時に表示できると共に、各表示データを
任意に合成したものを表示部12−1〜12−nのいず
れかに表示できるなどの効果がある。
即ち、応用範囲の広い表示動作が可能となる。
尚、他の構成及び作用効果は、前記第1乃至第3の実施
例と同様であるため説明を省略する。
例と同様であるため説明を省略する。
[発明の効果]
以上詳述したように本発明によれば、独立した表示部を
複数備えた表示装置により、複数の異種表示データを同
時に各表示部に表示することができる。したがって、複
数の異種表示データを、それぞれ適正な大きさで鮮明に
しかも同時に表示することができるものである。
複数備えた表示装置により、複数の異種表示データを同
時に各表示部に表示することができる。したがって、複
数の異種表示データを、それぞれ適正な大きさで鮮明に
しかも同時に表示することができるものである。
第1図は本発明の第1の実施例に係わる表示装置の構成
を示覆ブロック図、第2図は本発明の第2の実施例に係
わる表示装置の構成を示すブロック図、第3図は本発明
の第3の実施例に係わる表示装置の構成を示すブロック
図、第4図は本発明の第4の実施例に係わる表示装置の
構成を示すブロック図である。 10・・CP U 、 12−1〜12−n・・・表示
部、13.13−1〜13−n・・・表示メモリ、14
.14−1〜14−n・・・表示コントローラ、15.
15−1〜15−n・・・メモリコンミルローラ、16
・・・ロジック回路。 出願人代理人 弁理士 鈴江武彦 Ln 1′v+1
を示覆ブロック図、第2図は本発明の第2の実施例に係
わる表示装置の構成を示すブロック図、第3図は本発明
の第3の実施例に係わる表示装置の構成を示すブロック
図、第4図は本発明の第4の実施例に係わる表示装置の
構成を示すブロック図である。 10・・CP U 、 12−1〜12−n・・・表示
部、13.13−1〜13−n・・・表示メモリ、14
.14−1〜14−n・・・表示コントローラ、15.
15−1〜15−n・・・メモリコンミルローラ、16
・・・ロジック回路。 出願人代理人 弁理士 鈴江武彦 Ln 1′v+1
Claims (1)
- 複数の独立した表示部と、この各表示部に対応する各表
示データを格納する表示メモリ手段と、この表示メモリ
手段から同時表示に必要な各表示データをそれぞれ該当
する前記各表示部へ出力して表示させるように制御する
表示制御手段とを具備してなることを特徴とする表示装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60118117A JPS61275887A (ja) | 1985-05-31 | 1985-05-31 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60118117A JPS61275887A (ja) | 1985-05-31 | 1985-05-31 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61275887A true JPS61275887A (ja) | 1986-12-05 |
Family
ID=14728448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60118117A Pending JPS61275887A (ja) | 1985-05-31 | 1985-05-31 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61275887A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0273292A (ja) * | 1988-09-09 | 1990-03-13 | Fuji Xerox Co Ltd | 表示装置 |
JPH02151896A (ja) * | 1988-12-05 | 1990-06-11 | Oki Electric Ind Co Ltd | 表示制御装置 |
JPH02266425A (ja) * | 1989-04-06 | 1990-10-31 | Yamato Denki Eng Kk | 商品情報検索システムの画像表示装置 |
-
1985
- 1985-05-31 JP JP60118117A patent/JPS61275887A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0273292A (ja) * | 1988-09-09 | 1990-03-13 | Fuji Xerox Co Ltd | 表示装置 |
JPH02151896A (ja) * | 1988-12-05 | 1990-06-11 | Oki Electric Ind Co Ltd | 表示制御装置 |
JPH02266425A (ja) * | 1989-04-06 | 1990-10-31 | Yamato Denki Eng Kk | 商品情報検索システムの画像表示装置 |
JPH0578853B2 (ja) * | 1989-04-06 | 1993-10-29 | Yamato Denki Enjiniaringu Kk |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60200287A (ja) | 記憶装置 | |
JPS6243744A (ja) | マイクロコンピユ−タ | |
KR850002620A (ko) | 메모리 억세스 시스템 | |
JPS61275887A (ja) | 表示装置 | |
JPS62135881A (ja) | 画像表示装置 | |
JPH034343A (ja) | メモリ装置 | |
JPS6213689B2 (ja) | ||
JPH03204753A (ja) | Dma制御装置 | |
JPS63118965A (ja) | Dmaワ−ド転送方式 | |
JPS61238089A (ja) | マルチウインドウ制御装置 | |
JP2590695B2 (ja) | 時分割スイッチ回路 | |
JPS5997184A (ja) | 画像処理装置 | |
JPS5872188A (ja) | 画像メモリ用アドレス制御装置 | |
JPH04295927A (ja) | 2画面制御装置 | |
KR960008662A (ko) | 다수의 화면을 동시에 표시하는 영상표시장치 | |
JPH04252326A (ja) | 複数フレームバッファを有する画像合成表示装置 | |
JPS63100554A (ja) | メモリ制御装置 | |
JPS59210485A (ja) | ビデオram制御回路 | |
JPH01287767A (ja) | Ramの制御回路 | |
JPS6116086A (ja) | メモリ制御方式 | |
JPS6225786A (ja) | メモリ−の読み出し装置 | |
JPS6026984A (ja) | デイスプレイシステム | |
JPH02166547A (ja) | 情報処理装置 | |
JPS6159481A (ja) | 表示画面切換え制御方式 | |
JPS6350995A (ja) | スタツクメモリ装置 |