JPH034343A

JPH034343A - メモリ装置

Info

Publication number: JPH034343A
Application number: JP13887589A
Authority: JP
Inventors: Harumichi Maeda; 前田　晴通
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-05-31
Filing date: 1989-05-31
Publication date: 1991-01-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明はメモリ増設基板の実装によりメモリ増設可能な
メモリ装置に関する。

（従来の技術）この種のメモリ装置としては、第４図に示されるものが
知られている。

第４図は従来のメモリ装置の概略構成を示すブロック図
であり、図中ａは他のモジュールとのデータ転送を行う
ためのデータバス、ｂはメモリアクセスのためのアドレ
ス情報が供給されるアドレスバス、Ｃはメモリアクセス
のための制御信号が供給されるコントロールバスである
。

１１はバスａ　−Ｃ上のデータ、アドレス、コントロー
ル信号を入力とし、メモリチップの仕様に合わせてメモ
リアクセスを行うメモリコントローラである。１２はメ
モリブロックであり、ここではメモリチップそのものを
示す。１３　ｉｔメモリブロック１２の容量、種類など
、メモリ構成に必要な情報をメモリコントローラ１１に
入力するための構成情報設定部である。この構成情報設
定部１３は、スイッチ等により構成される。

また、α、β、γは、それぞれメモリコントローラ１１
とメモリブロック１２間のデータバス、アドレスバス、
コントロールバスである。

このようなバスａ　−Ｃによって他のモジュール（ＣＰ
Ｕ、Ｉｌｏなど）と接続されるメモリ装置において、第
５図に示すように、例えばバックパネル等のボード１４
に、複数のメモリ増設基板Ｂｌ〜Ｂｎを任意選択的に実
装して、メモリ増設可能な構成とした際には、各メモリ
増設基板Ｂｌ〜Ｂｎ上のメモリに対するメモリアドレス
を設定するために、メモリブロック単位（基板に実装さ
れるメモリの最小単位）毎のブロック選択信号ｄｉ〜ｄ
口が必要となる。

ここで、例えば各メモリ増設基板Ｂｌ−Ｂｎに、２ブロ
ック分のメモリ（例えばＩＭＢのメモリチップが２つ）
が実装されているものとすると、１つのメモリ増設基板
に対して、２本のブロック選択信号（例えばメモリ増設
基板Ｂｌではｄｌ、ｄ２）が接続されることになる。

ところが、このようにブロック選択信号ｄｉ〜ｄｎが固
定的にメモリ増設基板８１〜Ｂｎに接続されていると、
各メモリ増設基板Ｂｌ−Ｂｎの実装容量を自由に変更で
きない問題がでてくる。このため、従来のメモリ増設で
は、その容量変更に関し、柔軟性に欠ける欠点があった
。

また、この種のメモリ増設にあっては、予め使用するメ
モリの総容量をメモリコントローラ１１に入力しておく
必要があるが、この場合に、従来、第５図に示すように
スイッチ等からなる構成情報設定部１３の操作により、
メモリ容量を設定する構成であったため１．ユーザに負
担がかかり、設定ミスなども生じやすい欠点があった。

（発明が解決しようとする課題）上記したように、従来、メモリ増設基板を用いたメモリ
増設の際に、メモリ増設基板の実装容量を自由に変更で
きず、柔軟性に欠ける欠点があった。また、メモリ容量
の設定にスイッチ等の操作が必要であったため、ユーザ
に負担がかかり、設定ミスが生じやすい等の欠点があっ
た。

本発明は上記のような点に鑑みなされたもので、メモリ
増設基板の実装容量を自由に変更でき、また、ユーザに
負担をかけずに簡単にメモリ増設できる柔軟性のあるメ
モリ装置を提供することを目的とする。

［発明の構成コ（課題を解決するための手段）すなわち、本発明に係るメモリ装置は、それぞれが固有
のメモリ容量を持つ複数種のメモリ増設基板を用いてメ
モリ増設する場合に、各メモリ増設基板を実装するため
の複数のコネクタを有するボードであって、上記各コネ
クタには基板の実装状態を示す信号、及び実装容量を示
す信号を出力する手段を有するボードを設け、上記実装
状態を示す信号と実装容量を示す信号とに基づいて、上
記ボートに実装された上記各メモリ増設基板上のメモリ
に対するメモリアドレスを設定するようにしたものであ
る。

（作　用）上記の構成によれば、各メモリ増設基板の実装状態とそ
の実装容量に応じて、メモリアドレスが設定される。し
たかって、メモリ増設基板の実装容量を自由に変更する
ことができ、また、ユーザに負担をかけずに簡単にメモ
リ増設できる。

（実施例）以下、図面を参照して本発明の一実施例に係るメモリ装
置を説明する。

命１図はその回路構成を示すブロック図である。

第１図において、メモリコントローラ２１は、データバ
スａ１アドレスバスｂ１コントロールバスＣを介して、
図示せぬＣＰＵ等の他のモジュールに接続されている。

このメモリコントローラ２１は、各バスａ　−Ｃ上のデ
ータ、アドレス、コントロール信号を入力することによ
り、メモリアドレスを設定するためのブロック選択信号
ｄｌ＝ｄｎをメモリブロック選択部２２に出力して、メ
モリチップの仕様に合わせたメモリアクセスを行う。

メモリブロック選択部２２は、メモリコントローラ２１
からのブロック選択信号ｄｉ−ｄｎとメモリ増設基板８
１〜Ｂｎからのメモリタイプ信号Ｙ１〜Ｙｎを人力とし
、メモリ増設基板Ｂｌ〜Ｂｎに対する実際のブロック選
択信号Ｘ１〜Ｘｎを出力すると共に、メモリコントロー
ラ２１に対して容量設定信号Ｚを出力する。

メモリ増設基板Ｂｌ−Ｂｎには、最小単位のメモリチッ
プの容量を１ブロツクとするメモリがそれぞれ個別に数
ブロックずつ実装されている。これらのメモリ増設基板
Ｂｌ−Ｂｎは、メモリ増設の際に、例えばバックパネル
等のボード２３に実装される。

このボード２３には、第２図に示すように、メモリ増設
基板８１〜Ｂｎを接続するためのコネクタ部２４と、こ
のコネクタ部２４に接続されたメモリ増設基板Ｂｌ−Ｂ
ｎの実装状態及び実装容量を示すメモリタイプ信号Ｙｌ
−Ｙｎを設定する容量設寓部２５が構成されている。メ
モリタイプ信号Ｙｌ〜Ｙｎは、ここでは３ビツト（ｙＯ
〜ｙ２）で構成されており、プルアップ抵抗２６により
通常はｒＨＪレベルの状態にあり、容量設定部２５にお
いて基板の実装状態と実装容量に応じて、そのレベルが
設定される。

すなわち、第３図に示すように、メモリ増設基板が実装
されると、信号ｙＯのレベルはｒＨＪからｒＬＪになる
。また、信号ｙｌ、ｙ２の各レベルは、そのときの実装
容量に応じて、例えば１ブロツク分であれば共に「Ｌ」
　（同図（ａ）参照）となる。同様に、２ブロツク分で
はｒＨＪ　　ｒＬＪ（同図（ｂ）参照）、３ブロツク分
ではｒＬＪ「Ｈ」　（同図（Ｃ）参照）、４ブロツク分
ではｒＨＪ　　ｒＨＪ　　（同図（ｄ）参照）となる。

次に、同実施例の動作を説明する。

メモリコントローラ２１は、メモリアクセス時に、バス
ミーＣ上の信号をメモリブロックとして使用される例え
ばダイナミックメモリやスタティックメモリ等のメモリ
チップの仕様に合わせるように変換を行ない、α、β、
γ（第４図参照）としてメモリチップに出力する。この
場合、メモリコントローラ２１は、アドレスバスｂでの
アドレス信号のうち、何ビットかを直接メモリチップに
出力し、残りのビットをデコードして、メモリ増設基板
上のメモリに対するメモリアドレスを設定するためのブ
ロック選択信号ｄｌ−ｄｎとしてメモリブロック選択部
２２に出力する。

ここで、例えばバックパネルであるボード２３に実装可
能なメモリ増設基板８１〜Ｂｎの数を４つ（メモリ増設
基板Ｂｌ　−８４）　、メモリブロック選択部２２から
出力されるブロック選択信号Ｘｌ〜Ｘｎのビット数を４
ビツト（ｘ’０〜ｘ３）とし、メモリ増設基板Ｂｌに２
ブロツク、メモリ増設基板Ｂ２に３ブロツク、メモリ増
設基板Ｂ４に４ブロツク分のメモリがそれぞれ実装され
、かつ、メモリ増設基ｌＮＢ５が実装されていない場合
を想定すると、メモリブロック選択部２２に入力される
メモリタイプ信号Ｙｌ−Ｙ４は、ボード２３の容量設定
部２５において、次のように設定される。

Ｙｌ　　（ｙＯｙｌ　ｙ２　）−ｒＬＪ　　ｒＨＪ　　
ｒＬＪＹ２　　（ｙＯｙｌ　ｙ２）−ｒＬＪ　　ｒＬＪ
　　ｒＨＪＹ３　　（ｙＯｙｌ　ｙ２　）−ｒＨＪ　　
ｒＨＪ　　ｒＨＪＹ４　　（ｙＯｙｌ　ｙ２　）−ｒＬ
Ｊ　　ｒＨＪ　　ｒＨＪメモリブロック選択部２２は、
このようにして設定されたメモリタイプ信号Ｙｌ−Ｙ４
を人力すると、この信号Ｙ１〜Ｙ４のそれぞれを構成す
る３ビツトの信号ｙｏ　ｙｌ　ｙ２のうち、信号ｙｏに
基づいて基板の実装状態を判断し、残る信号ｙｌｙ２に
基づいて実装容量を判断する。上記の例では、メモリタ
イプ信号Ｙ３の信号ｙｏがｒＨＪレベルであるため、メ
モリ増設基板Ｂ３は実装されていないものと判断できる
。また、信号ｙｌ　ｙ２により、メモリ増設基板Ｑｔに
は２ブロツク、メモリ増設基板Ｂ２には３ブロツク、メ
モリ増設基板Ｂ３には４ブロツク分のメモリ容量を有す
るメモリが実装されているものと判断できる。

そして、メモリブロック選択部２２は、上記のようにし
て求めた基板の実装状態及び実装容量に基づき、メモリ
増設基板Ｂ１−８４に与えるブロック選択信号Ｘ１−Ｘ
４を次のように設定する。なお、ｄｌ−ｄ９はメモリコ
ントローラ２１がらのブロック選択信号、＊は旧Ｓａ旧
を示す。

ＸＩ　　（ｘＯｘｉ　ｘ２　ｘ３　）　−ｄｌ　ｄ２　
＊　　＊Ｘ２　　（ｘＯｘｌ　ｘ２　ｘ３　）　＝ｄ３
　ｄ４　ｄ５　＊Ｘ３　　（ｘＯｘｌｘ２ｘ３）−＊　
　＊　　＊　　＊Ｘ４　　（ｘＯｘｉ　ｘ２　ｘ３　）
　−ｄＢ　ｄ７　ｄＢ　ｄ９また、メモリブロック選択
部２２は、各メモリ増膜基板８１〜Ｂ４の実装容量の合
計を求め、その結果の容量設定信号Ｚをメモリコントロ
ーラ２１に出力する。上記の例では、９　（２＋３十〇
＋４）ブロック分のメモリ容量を示す容量設定信号Ｚが
出力される。

このように、各メモリ増設基板の実装状態とその実装容
量が検出されて、各メモリ増設基板上のメモリに対する
メモリアドレスが設定される。したがって、従来、固定
的であったメモリ増設基板の実装容量を自由に変えるこ
とができるものであり、これにより柔軟性のあるメモリ
増設を行うことができる。また、スイッチ等を操作して
メモリ容量を設定する必要がないため、ユーザの負担が
軽減され、設定ミス等の心配もなくなる。

［発明の効果］以上のように本発明によれば、各メモリ増設基板の実装
状態と実装容量が検出されて、各メモリ増設基板上のメ
モリに対するメモリアドレスが設定されるため、メモリ
増設基板の実装容量を自由に変更することができ、また
、ユーザに負担をかけずに簡単にメモリ増設できる柔軟
性のあるメモリ装置が実現されるものである。

【図面の簡単な説明】

第１図は本発明の一実施例に係る回路構成を示すブロッ
ク図、第２図は同実施例におけるボードの構成を示す図
、第３図は同実施例におけるメモリタイプ信号の設定を
説明するための図、第４図は従来のメモリ装置の概略構
成を示すブロック図、第５図は従来のメモリ増設可能な
メモリ装置の回路構成を示すブロック図である。２１・・・メモリコントローラ、２２・・・メモリブロ
ック選択部、２３・・・ボード、２４・・・コネクタ部
、２５・・・容量設定部、２６・・・プルアップ抵抗、
Ｂｌ−Ｂｎ・・・メモ、り増設基板。

Claims

【特許請求の範囲】それぞれが固有のメモリ容量を持つ複数種のメモリ増設
基板と、この各メモリ増設基板を実装するための複数のコネクタ
を有するボードであって、上記各コネクタには基板の実
装状態を示す信号、及び実装容量を示す信号を出力する
手段を有するボードと、上記実装状態を示す信号と実装
容量を示す信号とに基づいて、上記ボードに実装された
上記各メモリ増設基板上のメモリに対するメモリアドレ
スを設定するアドレス設定手段とを具備したことを特徴
とするメモリ装置。