JPH07334415A

JPH07334415A - メモリモジュール

Info

Publication number: JPH07334415A
Application number: JP6143898A
Authority: JP
Inventors: Takashi Ishidoshiro; 敬石徹白; Toshinori Kawabata; 俊徳河端
Original assignee: MELCO KK
Current assignee: MELCO KK
Priority date: 1994-06-02
Filing date: 1994-06-02
Publication date: 1995-12-22

Abstract

(57)【要約】【目的】ＳＩＭＭボードを装填することによりメモリ
容量の拡大を図り得るメモリモジュールを提供する。【構成】コンピュータ側のＳＩＭＭ用コネクタ３４に
装着されるメモリモジュール１０に拡張コネクタ１２ａ
を備える。そして、拡張コネクタ１２ａに拡張用のＳＩ
ＭＭ２０ａを装填することでコンピュータの容量増大を
図ることを可能にする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータ、特にパ
ーソナルコンピュータのメモリ容量を増大させるための
メモリモジュールに関し、特に、コンピュータ側の１つ
のコネクタに複数のメモリモジュールを接続できるよう
にするメモリモジュールに関する。

【０００２】

【従来の技術】メモリ容量を増大させ処理能力を増強さ
せるために、パーソナルコンピュータ等は、メモリモジ
ュール（ＲＡＭボード）を追加できるように構成されて
いる。このメモリモジュールには、所謂ＳＩＭＭ（SING
LE INLINE MEMORY MODULE)と内部増設ＲＡＭボードとが
広く用いられており、一般的にコンピュータ側にはＳＩ
ＭＭ用の複数のコネクタと内部増設ＲＡＭボード用の単
一のコネクタとが備えられている。ここで、ＳＩＭＭ用
の複数のコネクタにＳＩＭＭを装填して行くことにより
コンピュータのメモリ容量を順次増大させることができ
る。例えば、第１のＳＩＭＭコネクタに４ＭのＳＩＭＭ
を装填し、更に、第２のＳＩＭＭコネクタに４ＭのＳＩ
ＭＭを装填することにより併せて８Ｍにメモリ容量の増
大が図り得る。他方、内部増設ＲＡＭボード用のコネク
タが一つなのは、該内部増設ＲＡＭボード側に拡張用の
ＲＡＭを接続するための拡張コネクタが備えられてお
り、その拡張コネクタにＲＡＭを接続することにより実
質的に内部増設ＲＡＭボードの容量を増大させることが
できるからである。例えば、４Ｍの内部増設ＲＡＭボー
ドに４ＭのＲＡＭを後から装着することにより８Ｍのメ
モリとして用いることができる。

【０００３】ここで、上記内部増設ＲＡＭボードにＲＡ
Ｍを装填して使用できるのは、コンピュータ側が、内部
増設ＲＡＭボードの各拡張コネクタに装着されたＲＡＭ
を認識して、所望のＲＡＭをセレクト信号で選択して読
み書きを行うためである。他方、コンピュータは、上記
ＳＩＭＭについては、複数装着されたＳＩＭＭの内の所
望のものをコネクタ単位で選択して読み書きを行ってい
る。

【０００４】

【発明が解決しようとする課題】しかしながら、コンピ
ュータ側に複数のＳＩＭＭ用コネクタが用意されていな
い場合、例えば、ＳＩＭＭ用コネクタが１つのみの場合
は、既に４ＭのＳＩＭＭがコンピュータに装着されてい
たならば、容量の増大を図ろうとした際に、ＳＩＭＭ用
コネクタが１つしかないため、いままで装着されていた
４ＭのＳＩＭＭを廃棄して、８Ｍ或いは１６ＭのＳＩＭ
Ｍを購入して装着することが必要となった。

【０００５】本発明は、上述した課題を解決するために
なされたものであり、本発明の第１の目的は、ＳＩＭＭ
ボードを接続することによりメモリ容量の拡大を図り得
るメモリモジュールを提供することにある。また、本発
明の第２の目的は、ＳＩＭＭボードを複数装填すること
によりメモリ容量の増大を図り得るメモリモジュールを
提供することにある。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
め、本発明のメモリモジュールは、第１の態様におい
て、コンピュータ側のＳＩＭＭ用コネクタに接続するた
めのＳＩＭＭ用基板端子と、ＳＩＭＭを従属接続するた
めの拡張コネクタと、内蔵のベースメモリとを備えるこ
とを特徴とする。

【０００７】上記の目的を達成するため、本発明のメモ
リモジュールは、第２の態様において、コンピュータ側
のコネクタに接続するための専用基板端子と、上記専用
基板端子を備えるメモリモジュールを従属接続するため
の拡張コネクタと、コンピュータ側から与えられたアド
レス信号の一部をデコードして前記拡張コネクタに接続
されたメモリモジュールへのセレクト信号を発生するデ
コード手段とを有することを特徴とする。

【０００８】また、本発明の拡張コネクタを備えるメモ
リモジュールは、第３の態様において、コンピュータ側
のコネクタに接続するための専用基板端子と、上記専用
基板端子を備える複数のメモリモジュールを従属接続す
るための複数の拡張コネクタと、前記拡張コネクタにメ
モリモジュールが接続されたことを認識するための認識
手段と、前記認識手段により認識されたメモリモジュー
ルに対して、コンピュータ側から与えられたアドレス信
号の一部をデコードしたセレクト信号を送出するデコー
ド手段とを有することを特徴とする。

【０００９】

【作用効果】上記のように構成されたメモリモジュール
では、第１の態様において、メモリモジュールが拡張コ
ネクタを備えるため、該拡張コネクタに拡張用のＳＩＭ
Ｍを装填することでコンピュータの容量増大を図ること
ができる。

【００１０】上記のように構成されたメモリモジュール
では、第２の態様において、デコード手段が、コンピュ
ータ側から与えられたアドレス信号の一部をデコードし
て拡張コネクタに接続されたメモリモジュールへのセレ
クト信号を発生し、特定のメモリモジュールの読み書き
を可能にする。このため、複数のメモリモジュールが装
着された状態においても、コンピュータ側からのアドレ
スに相当するメモリモジュールを選択して読み書きする
ことができる。

【００１１】上記のように構成されたメモリモジュール
では、第３の態様において、拡張コネクタにメモリモジ
ュールが接続されたことを認識手段が認識し、この接続
されたメモリモジュールに対して、デコード手段が、コ
ンピュータ側から与えられたアドレス信号の一部をデコ
ードしてセレクト信号を送出し、該メモリモジュールの
読み書きを可能にする。このため、複数のメモリモジュ
ールが装着された状態においても、コンピュータ側から
のアドレスに相当するメモリモジュールを選択して読み
書きすることができる。

【００１２】

【実施例】以下、本発明のメモリモジュールをＳＩＭＭ
に適用した実施例を図を参照して説明する。先ず、本発
明の第１実施例について図１及び図２を参照して説明す
る。図１（Ａ）は、第１実施例に係るメモリモジュール
１０を示している。メモリモジュール１０は、７２ピン
のＳＩＭＭ用の拡張コネクタ１２ａと、複数のＩＣ１４
とが配置され、下端には該７２ピンＳＩＭＭ用の基板端
子１６が形成されている。メモリモジュール１０下方の
コンピュータ側のマザーボード３０には、該メモリモジ
ュール１０の基板端子１６を嵌合するためのコネクタ３
２と、複数のＩＣ３４とが配置されている。

【００１３】図１（Ｂ）は、本実施例のＳＩＭＭ２０ａ
を示している。このＳＩＭＭ２０ａは、４Ｍバイト分の
ＤＲＡＭを構成する複数のＩＣ２４が配置される共に、
その下端に該７２ピンＳＩＭＭ用の基板端子２６が形成
されて成る。図１（Ａ）に示すようにマザーボード３０
は水平に配置され、メモリモジュール１０は、マザーボ
ード３０のコネクタ３２に対して垂直に嵌入される。他
方、ＳＩＭＭ２０ａは、マザーボード３０と水平方向
に、メモリモジュール１０の拡張コネクタ１２ａへ嵌入
される。なお、上述したようにメモリモジュール１０の
基板端子１６とＳＩＭＭ２０ａの基板端子２６とは同じ
７２ピンＳＩＭＭ用の仕様が用いられ、また、マザーボ
ード３０のコネクタ３２とメモリモジュール１０の拡張
コネクタ１２ａとは同じく７２ピンＳＩＭＭ用の仕様が
用いられているため、ＳＩＭＭ２０ａをマザーボード３
０のコネクタ３２に直接接続することも可能である。

【００１４】なお、この第１実施例では、上記メモリモ
ジュール１０の拡張コネクタ１２ａに、図１（Ｂ）に示
す４ＭバイトのＳＩＭＭ２０ａを装填することを仕様上
で要求している。一方、メモリモジュール１０のＩＣ１
４には、４Ｍバイト分のＤＲＡＭがベースメモリとして
含まれる。

【００１５】次に、コンピュータ側のメモリ管理方法に
ついて図２を参照して説明する。このコンピュータは、
３２Ｍバイトまでメモリ管理を行うことができ、３２Ｍ
バイトをＲＡＳ０、ＲＡＳ２として１６Ｍバイトつづに
２分割して管理を行う。そして、それぞれＲＡＳ０、Ｒ
ＡＳ２において、メモリ容量を４Ｍバイト、１６Ｍバイ
トという単位で把握し読み書きに用いる。第１実施例で
は、メモリモジュール１０内にベースメモリとして４Ｍ
バイト分のＤＲＡＭを備え、拡張コネクタ１２ａには、
上述したように４ＭバイトのＳＩＭＭを装着することを
指定している。このように拡張用のＳＩＭＭの容量を指
定しているのは、例えば、４Ｍバイトのベースメモリに
８ＭバイトのＳＩＭＭが接続され併せて１２Ｍバイトと
なると、このコンピュータは、４Ｍバイト以上のときは
１６Ｍバイトとして容量を把握してメモリを使用するた
め、適正な動作を保証し得なくなるからである。

【００１６】この４ＭバイトのＳＩＭＭ２０ａが装着さ
れない状態において、即ち、メモリモジュール１０のみ
がマザーボード３０に装着された状態において、コンピ
ュータは、上記４Ｍバイトのベースメモリを図２（Ａ）
に示すようにＲＡＳ０側で管理する。ここで、メモリ容
量の増大を望むユーザが、更に４ＭバイトのＳＩＭＭ２
０ａを購入して、これを該メモリモジュール１０の拡張
コネクタ１２ａに装着した場合、コンピュータは、図２
（Ｂ）に示すようにＳＩＭＭ２０ａの４Ｍバイトを、Ｒ
ＡＳ２側で管理する。このため、８Ｍバイトにメモリ容
量の拡大を図ることができる。

【００１７】ここで、この第１実施例の改変例について
更に説明する。この改変例では、メモリモジュール１０
のベースメモリが８Ｍバイトに設定されている。そし
て、拡張コネクタには８ＭバイトのＳＩＭＭを装着する
ことを指定している。メモリモジュール１０のみが装着
された状態において、コンピュータは、該メモリモジュ
ール１０側の８Ｍバイト分を図２（Ｃ）に示すように４
Ｍバイト分についてＲＡＳ０側で管理し、残りの４Ｍバ
イト分をＲＡＳ２側で管理する。ここで、拡張コネクタ
に８ＭバイトのＳＩＭＭが装着されると、コンピュータ
は、これらを統合した１６Ｍバイトを図２（Ｄ）に示す
ようにＲＡＳ０側で管理する。従って、この改変例では
１６Ｍバイトにメモリ容量の拡大を図ることができる。

【００１８】更に第１実施例の別の改変例について説明
する。この改変例では、メモリモジュール１０のベース
メモリが１６Ｍバイトに設定されている。そして、拡張
コネクタには１６ＭバイトのＳＩＭＭを装着することを
指定している。メモリモジュール１０のみが装着された
状態において、コンピュータは、図２（Ｅ）に示すよう
にベースメモリの１６ＭバイトをＲＡＳ０側で管理す
る。ここで、拡張コネクタに１６ＭバイトのＳＩＭＭが
装着されると、コンピュータは、３２Ｍバイトを図２
（Ｆ）に示すように、１６Ｍバイト分についてＲＡＳ０
側で管理し、残りの１６Ｍバイト分をＲＡＳ２側で管理
する。このため、該改変例では併せて３２Ｍバイトにメ
モリ容量を拡大することができる。

【００１９】以上説明した第１実施例では、既にマザー
ボード３０側に装着されたメモリモジュール１０に同容
量のＳＩＭＭを装着することによりコンピュータの容量
を簡単に増大できる利点がある。このため、１つのＳＩ
ＭＭ用コネクタしかコンピュータ側に備えられていない
場合に、従来は、容量の拡大のためには使用されていた
ＳＩＭＭを容量の大きなものに置き換えなければならな
かったのに対して、この第１実施例では、メモリモジュ
ール１０側の拡張コネクタ１２ａにＳＩＭＭを装填する
ことにより容量を倍増することができる。

【００２０】次に、本発明の第２実施例について図３〜
図７を参照して説明する。上述した第１実施例では、メ
モリモジュール１０に１つのＳＩＭＭが装着されたが、
この第２実施例においては、メモリモジュールに複数の
ＳＩＭＭが装着できるように構成されている。ここで、
複数のＳＩＭＭが装着されても、コンピュータ側からは
アドレス信号でメモリの番地が指定されるだけであり、
複数のＳＩＭＭの内の１つを選択する信号が送出される
訳ではない。従って、単に複数のＳＩＭＭを従属接続す
るのみでは、メモリ容量の拡大は図り得ない。このた
め、第２実施例では、コンピュータのアドレスをデコー
ドしてセレクト信号を発生し、複数の内のアドレス信号
に相当するＳＩＭＭを選択して読み書きを行わしめる。

【００２１】図３（Ａ）は、第２実施例に係るメモリモ
ジュール１１０を示している。メモリモジュール１１０
は、７２ピンＳＩＭＭ用の拡張コネクタ１２ａ、１２ｂ
と、複数のＩＣ１４とが配置され、その下端には該７２
ピンＳＩＭＭ用の基板端子１６が形成されている。メモ
リモジュール１１０の下方のコンピュータ側のマザーボ
ード３０には、第１実施例と同様に該メモリモジュール
１１０の基板端子１６を嵌合するためのコネクタ３２
と、複数のＩＣ３４とが配置されている。

【００２２】図３（Ｂ）は、本実施例のＳＩＭＭ２０ｂ
を示している。このＳＩＭＭ２０ｂは、８Ｍバイト分の
ＤＲＡＭを構成する複数のＩＣ２４が配置されると共
に、その下端に該７２ピンＳＩＭＭ用の基板端子２６が
形成されて成る。

【００２３】なお、この第２実施例では、上記メモリモ
ジュール１１０の拡張コネクタ１２ａ側に、図１（Ｂ）
を参照して前述した４ＭバイトのＳＩＭＭ２０ａが装填
され、そして、拡張コネクタ１２ｂ側には図３（Ｂ）に
示した８ＭバイトのＳＩＭＭ２０ｂが装填されることを
仕様上要求している。このメモリモジュール１１０のＩ
Ｃ１４中には、４Ｍバイト分のＤＲＡＭの他にプログラ
ムＩＣが含まれる。このプログラムＩＣは、上記拡張コ
ネクタ１２ｂに８ＭバイトのＳＩＭＭが装填されたこと
を認識する認識機能の他、コンピュータ側から与えられ
たアドレス信号の一部をデコードして、拡張コネクタ１
２ａに装着された４ＭバイトのＳＩＭＭ２０ａへのセレ
クト信号、或いは、拡張コネクタ１２ｂに装着された８
ＭバイトのＳＩＭＭ２０ｂへのセレクト信号の送出を行
うデコード機能がプログラムされている。

【００２４】次に、第２実施例のメモリモジュール１０
に対するコンピュータ側のメモリ管理について図４を参
照して説明する。このメモリモジュール１１０が装着さ
れるコンピュータは、第１実施例で説明したものと同じ
ものであり、３２Ｍバイトまでメモリ管理を行うことが
でき、３２ＭバイトをＲＡＳ０、ＲＡＳ２として１６Ｍ
バイトつづに２分割して管理する。そして、それぞれＲ
ＡＳ０、ＲＡＳ２にて、メモリ容量を４Ｍバイト、１６
Ｍバイトという単位で把握し読み書きに用いる。このた
め、第２実施例では、メモリモジュール１１０内に４Ｍ
バイト分のＤＲＡＭをベースメモリとして備える他、上
述したように拡張コネクタ１２ａに４ＭバイトのＳＩＭ
Ｍ２０ａを装着することを指定し、これにより８Ｍバイ
トまでメモリ容量の拡大が図り得る。更に、拡張コネク
タ１２ｂに８ＭバイトのＳＩＭＭ２０ｂを装着すること
により最大１６Ｍバイトまでメモリ容量の拡大を図り得
るように設定されている。

【００２５】ここで、第２実施例のメモリモジュール１
１０の回路構成について図５を参照して説明する。な
お、この図５においては、図示の便宜上アドレス信号の
ラインとＳＩＭＭ２０ｂの認識用のラインのみを示し、
データのリード、ライト及びその他の信号用ラインは省
略されている点に注意されたい。このメモリモジュール
１１０は、図３（Ａ）に示したようにマザーボード３０
のコネクタ３２と接続されコンピュータ側との信号のや
り取りを行う基板端子１６と、後述するようにアドレス
信号をデコードするためのデコーダ４０と、ＳＩＭＭ２
０ａ’及びＳＩＭＭ２０ｂと、ＳＩＭＭ２０ｂが拡張コ
ネクタ１２ｂに装着されたことを認識するための認識回
路５０とから主に構成される。このデコーダ４０及び認
識回路５０は、図３を参照して前述したようにプログラ
ムＩＣに保持された制御情報であるが、ここでは便宜上
独立した回路として図示及び説明を行う。また、ＳＩＭ
Ｍ２０ａ’は、上述したメモリモジュール１１０に内蔵
されている４Ｍバイト分のＤＲＡＭと、拡張コネクタ１
２ａに装着されたＳＩＭＭ２０ａとを併せて表現してい
る。

【００２６】基板端子１６からは、メモリーアドレスＭ
Ａ０〜ＭＡ９のバスラインがＳＩＭＭ２０ａ’及び３０
ｂにパラレルに接続され、また、メモリーアドレスＭＡ
１０のラインと、ＲＡＳＩ２０のラインと、ＲＡＳＩ０
０のラインと、ＣＡＳ０〜ＣＡＳ３のバスラインとがデ
コーダ４０に接続されている。一方、デコーダ４０から
は、ＣＡＳ０Ａ〜ＣＡＳ３Ａのバスラインと、ＲＡＳＡ
のラインとＲＡＳＢのラインとがＳＩＭＭ２０ａ’側へ
接続され、また、ＣＡＳ０Ｂ〜ＣＡＳ３Ｂのバスライン
と、ＲＡＳＣのラインとＲＡＳＤのラインとがＳＩＭＭ
２０ｂ側へ接続されている。そして、ＳＩＭＭ２０ｂか
らは、ＳＩＭＭ２０ｂの認識用のライン５２が認識回路
５０へ接続されている。該認識回路５０からは、ＳＩＭ
Ｍ２０ｂ認識信号ＣＮ１Ｉのラインがデコーダ４０へ接
続されている。

【００２７】次に、第２実施例におけるＳＩＭＭ２０ｂ
の認識を行う認識回路５０の構成について図６（Ａ）を
参照して説明する。ここでは、ＳＩＭＭ２０ｂの基板端
子の第３及び第５番ピンが相互に内部接続され電源側と
接続されるよう構成されており、また、第６７番及び第
６９番ピンとが相互に内部接続されアース側と接続され
るように構成されているものとして説明を行う。

【００２８】認識回路５０は、インバータ５４と抵抗Ｒ
１とからなり、インバータ５４の入力側は、認識回路５
０の入力端５０ａと接続されると共に抵抗Ｒ１の一方の
端子と接続され、該抵抗Ｒ１の他方の端子は、メモリモ
ジュール１１０の電源Ｖccと接続されている。そして、
該インバータ５４の出力はＣＮ１Ｉ信号として図５を参
照して前述したデコーダ４０側へ送出されるようになっ
ている。該ＳＩＭＭ２０ｂを嵌入させるための拡張コネ
クタ１２ｂ（図３（Ａ）参照）の３番ピン用の端子はメ
モリモジュール１１０の電源Ｖccに接続され、６７番ピ
ン用の端子はアースに接続され、また、第６９番ピン用
の端子はＳＩＭＭ２０ｂ認識用のライン５２を介して該
認識回路５０の入力端５０ａに接続されている。

【００２９】ここで、認識回路５０によるＳＩＭＭ２０
ｂの認識動作について説明する。拡張コネクタ１２ｂに
ＳＩＭＭ２０ｂが嵌入される前には、拡張コネクタ１２
ｂの第６９番ピン用の端子は所謂浮いた状態にあり、イ
ンバータ５４の入力側には電源Ｖccの電位がそのまま加
わるため、該インバータ５４は、ロウレベルの信号を出
力し、これをＣＮ１Ｉ信号としてデコーダ４０へ送出し
ている。

【００３０】そして、図に示すように拡張コネクタ１２
ｂにＳＩＭＭ２０ｂが嵌入されると、該ＳＩＭＭ２０ｂ
には、メモリモジュール１１０側から３番ピン用の端子
を介して電源Ｖccの電位と、また、６７番ピン用の端子
を介してアース電位とが供給され、ＳＩＭＭ２０ｂ内の
ＩＣ２４が動作可能になる。このとき、６７番ピン用の
端子を介してＳＩＭＭ２０ｂ側に加えられたアース電位
は、内部接続されている第６９番ピンにも印加されるこ
とになる。第６９番ピンがアース電位にされると、認識
回路５０の抵抗Ｒ１で電圧降下が発生して、インバータ
５４の入力側の電位がほぼアース電位まで落ちる。この
ため、該インバータ５４は、ハイレベルの信号を出力
し、これをＣＮ１Ｉ信号としてデコーダ４０へ送出す
る。

【００３１】図６（Ｂ）は、図６（Ａ）に示した別の回
路例を表している。認識回路５０は、インバータ５４、
５６と抵抗Ｒ２、Ｒ３とからなる。インバータ５４の入
力側は、認識回路５０の入力端５０ａと接続された抵抗
Ｒ３の一方の端子と、アースに接続された対抗Ｒ２の一
方の端子とに接続されている。そして、該インバータ５
４の出力は、もう１つのインバータ５６により反転され
てＣＮ１Ｉ信号としてデコーダ４０側へ出力されるよう
になっている。該ＳＩＭＭ２０ｂを嵌入させるための拡
張コネクタ１２ｂの３番ピン用の端子はメモリモジュー
ル１１０の電源Ｖccに接続され、第５番ピン用の端子は
ＳＩＭＭ２０ｂ認識用のライン５２に接続され、また、
６７番ピン用の端子はアースに接続されている。

【００３２】ここで、認識回路５０によるＳＩＭＭ２０
ｂの認識動作について説明する。拡張コネクタ１２ｂに
ＳＩＭＭ２０ｂが嵌入される前は、拡張コネクタ１２ｂ
の第５番ピン用の端子は電源Ｖccと接続されていない状
態にある。従って、インバータ５４は、入力側に電位が
加わっていないためにハイレベルの信号を出力し、イン
バータ５６はこれを反転してロウレベルの信号を出力
し、これがＣＮ１Ｉ信号としてデコーダ４０側へ出力さ
れている。

【００３３】そして、拡張コネクタ１２ｂにＳＩＭＭ２
０ｂが嵌入されると、該ＳＩＭＭ２０ｂへメモリモジュ
ール１１０側から３番ピン用の端子を介して電源Ｖccの
電位と、また、６７番ピン用の端子を介してアース電位
とが供給され、ＳＩＭＭ２０ｂ内のＩＣ２４が動作可能
になる。このとき、３番ピン用の端子を介してＳＩＭＭ
２０ｂ側に加えられた電源Ｖccの電位は、内部接続され
ている第５番ピンにも印加されることになる。第５番ピ
ンに電源Ｖccの電位が加えられると、この電位が抵抗Ｒ
３及び抵抗Ｒ２で分圧されてインバータ５４の入力側に
加わり、該インバータ５４はロウレベルの信号を出力
し、インバータ５６はこれを反転してハイレベルの信号
を出力し、これがＣＮ１Ｉ信号としてデコーダ４０側へ
出力される。

【００３４】次に、メモリモジュール１１０のデコーダ
４０の動作について説明する。まず、デコーダ４０の動
作原理について説明する。４Ｍバイトのベースメモリ
と、４ＭバイトのＳＩＭＭ２０ａと８ＭバイトのＳＩＭ
Ｍ２０ｂとの容量を併せて１６Ｍバイト分が該メモリモ
ジュール１１０に備えられている状態においても、コン
ピュータは、どのＳＩＭＭにメモリが存在していかを意
識することなく、１６Ｍバイト分をメモリーアドレスＭ
Ａ０からＭＡ１０によってアドレスの指定を行う。この
とき、デコーダ４０は、メモリーアドレスＭＡの最上位
のビットであるＭＡ１０に基づき、ベースメモリとＳＩ
ＭＭ２０ａとを併合したＳＩＭＭ２０ａ’と、ＳＩＭＭ
２０ｂとのいずれかを選択して読み書きを可能にする。
即ち、コンピュータ側からのアドレスの最上位ＭＡ１０
が“０”のときは、８Ｍバイトまでのメモリのアドレス
を指定しているためＳＩＭＭ２０ａ’側を選択し、他
方、アドレスの最上位ＭＡ１０が“１”のときは、８Ｍ
〜１６Ｍバイトのメモリのアドレスを指定しているため
ＳＩＭＭ２０ｂ側を選択する。このとき図５を参照して
前述したようにメモリーアドレスＭＡ０〜ＭＡ９は、パ
ラレルにＳＩＭＭ２０ａ’とＳＩＭＭ２０ｂとに加えら
れているため、デコーダ４０により選択された方のＳＩ
ＭＭ２０ａ’、或いは、ＳＩＭＭ２０ｂが読み書きされ
ることになる。

【００３５】このデコーダ４０の具体的動作について図
７の論理回路に沿ってさらに詳しく説明する。このデコ
ーダ４０は、図の上半分がＤＲＡＭへのＲＡＳ信号を変
換するための回路である。これは、メモリーアドレスＭ
Ａ１０をアドレス用に保持するためのラッチ４２と、Ｓ
ＩＭＭ２０ｂの有無に関するＣＮ１Ｉと該メモリーアド
レスＭＡ１０とに基づきＲＡＳＩ００とＲＡＳＩ２０と
を選択するためのＲＡＳゲート４４ａ、４４ｂ、４４
ｃ、４４ｄと、ＲＡＳゲート４４ａ、４４ｂ、４４ｃ、
４４ｄの出力信号をゲートするためのＮＯＲゲート４６
ａ、４６ｂとから成る。他方、図の下半分は、ＤＲＡＭ
へのＣＡＳ信号を変換するための回路で、メモリーアド
レスＭＡ１０を反転するためのインバータ４７と、ＣＡ
Ｓ信号をゲートするためのＣＡＳゲート４８ａ、ＣＡＳ
ゲート４８ｂと、ＣＡＳゲート４８ａをゲート可能にす
るためのＮＯＲゲート４９ａと、ＣＡＳゲート４８ｂを
ゲート可能にするためのＮＯＲゲート４９ｂとからな
る。

【００３６】先ず、ＳＩＭＭが装着されていないメモリ
モジュール１１０がマザーボード３０に取り付けられ
た、即ちベースメモリのみの状態における動作について
説明する。図４のメモリマップの（Ａ）に示すように、
コンピュータ側は、このメモリモジュール１１０に内蔵
された４Ｍバイトのメモリ容量をＲＡＳ０側に４Ｍバイ
ト存在しているものとして認識して、該ＲＡＳ０側に対
して読み書きの動作を行う。

【００３７】この状態において、図６（Ａ）に示す認識
回路５０は、ＣＮ１Ｉのラインを介してＳＩＭＭ２０ｂ
が装着されていないことを示す信号を出力する。これに
応じて、デコーダ４０のＲＡＳゲート４４ｃ、４４ｄ側
が出力可能になる。ここでコンピュータからのＲＡＳＩ
００（ＲＡＳ０）信号は、ＲＡＳゲート４４ｃ側から出
力され、ＮＯＲゲート４６ａを介してＲＡＳＡとしてＳ
ＩＭＭ２０ａ’側に出力される。他方、この４Ｍバイト
のベースメモリのみ場合には、メモリ容量が８Ｍバイト
以下であるためメモリーアドレスＭＡ１０により切り換
える必要がないため、ロウの信号によりＮＯＲゲート４
９ａを介してＣＡＳゲート４８ａ側が出力可能になって
いる。従って、コンピュータ側からのＣＡＳ０〜３信号
は、該ＣＡＳゲート４８ａを介してＣＡＳ０Ａ〜３Ａと
してＳＩＭＭ２０ａ’側に出力される。これらＲＡＳＡ
及びＣＡＳ０Ａ〜３Ａ信号によりアドレスが指定されＳ
ＩＭＭ２０ａ’のベースメモリに対して読み書きがなさ
れる。

【００３８】次に、メモリモジュール１１０の拡張コネ
クタ１２ａに４ＭバイトのＳＩＭＭが装着された場合の
動作について説明する。図４のメモリマップの（Ｂ）に
示すように、コンピュータ側は、メモリモジュール１１
０に内蔵されている４Ｍバイトのメモリ容量をＲＡＳ０
側に４Ｍバイト存在しているものとして認識すると共
に、装着されたＳＩＭＭ側の４ＭバイトをＲＡＳ２側に
存在しているものとして認識し、ＲＡＳ０側の４Ｍバイ
トとＲＡＳ２側の４Ｍバイトに対して読み書きの動作を
行う。

【００３９】この状態においても、上述したと同様にＣ
Ｎ１Ｉのラインを介してＳＩＭＭ２０ｂが装着されてい
ないことを示す信号が出力されている。これに応じて、
ＲＡＳゲート４４ｃ、４４ｄ側が出力可能になる。ここ
でコンピュータからのＲＡＳＩ００（ＲＡＳ０）信号
は、ＲＡＳゲート４４ｃ側から出力され、ＮＯＲゲート
４６ａを介してＲＡＳＡとしてＳＩＭＭ２０ａ’側に出
力される。一方、ＲＡＳＩ２０（ＲＡＳ２）信号は、Ｒ
ＡＳゲート４４ｄ側から出力され、ＮＯＲゲート４６ｂ
を介してＲＡＳＢとして同じくＳＩＭＭ２０ａ’側に出
力される。なお、４ＭバイトのベースメモリにＳＩＭＭ
２０ａの４Ｍバイトが加えられてもメモリ容量は８Ｍバ
イト以下であるため、メモリーアドレスＭＡ１０により
切り換える必要がないため、ＮＯＲゲート４９ａを介し
てロウの状態にあり、ＣＡＳゲート４８ａ側が出力可能
になっている。従って、コンピュータ側からのＣＡＳ０
〜３信号は、該ＣＡＳゲート４８ａを介してＣＡＳ０Ａ
〜３ＡとしてＳＩＭＭ２０ａ’側に出力される。これら
ＲＡＳＡ及びＣＡＳ０Ａ〜３Ａ信号によりアドレスが指
定されＳＩＭＭ２０ａ’のベースメモリ側に対して読み
書きがなされ、同様にＲＡＳＢ及びＣＡＳ０Ａ〜３Ａ信
号によりＳＩＭＭ２０ａ’のＳＩＭＭ２０ａ側に対して
読み書きがなされる。

【００４０】最後に、メモリモジュール１１０の拡張コ
ネクタ１２ａに４ＭバイトのＳＩＭＭ２０ａが装着され
た後に、更に拡張コネクタ１２ｂに８ＭバイトのＳＩＭ
Ｍ２０ｂが装着された場合の動作について説明する。図
４のメモリマップの（Ｃ）に示すように、後述するデコ
ーダ４０の動作により、コンピュータ側は、メモリモジ
ュール１１０に内蔵された４Ｍバイトと、ＳＩＭＭ２０
ａの４Ｍバイトと、ＳＩＭＭ２０ｂの８Ｍバイトとを併
せた１６Ｍバイトを、ＲＡＳ０側に存在しているものと
して認識し、このＲＡＳ０側の１６Ｍバイトに対して読
み書きの動作を行う。

【００４１】ＳＩＭＭ２０ｂが装着されると、認識回路
５０は、ＣＮ１Ｉのラインを介してＳＩＭＭ２０ｂの装
着信号を出力する。これに応じて、デコーダ４０のＲＡ
Ｓゲート４４ａ、４４ｂ側が出力可能になる。まず、コ
ンピュータが、８Ｍバイト以下のメモリに対して読み書
きを行うアドレス信号を送出した際のデコーダ４０の動
作について説明する。ここで、８Ｍバイト以下のメモリ
が指定されるときメモリーアドレスＭＡ１０はロウの状
態にあり、ＲＡＳゲート４４ａ側が出力可能になる。こ
のため、コンピュータからのＲＡＳＩ００（ＲＡＳ０）
信号は、ＲＡＳゲート４４ａ側から出力され、ＮＯＲゲ
ート４６ａを介してＲＡＳＡとして、ＳＩＭＭ２０ａ’
側に出力される。他方、上述したようにメモリーアドレ
スＭＡ１０はロウの状態にあるため、ＮＯＲゲート４９
ａを介してＣＡＳゲート４８ａ側が出力可能になってい
る。従って、コンピュータ側からのＣＡＳ０〜３信号
は、該ＣＡＳゲート４８を介してＣＡＳ０Ａ〜３Ａとし
てＳＩＭＭ２０ａ’側に出力される。これらＲＡＳＡ及
びＣＡＳ０Ａ〜３Ａ信号によりアドレスが指定され、Ｓ
ＩＭＭ２０ａ’側のベースメモリ及びＳＩＭＭ２０ａの
メモリに対して読み書きがなされる。この時ＲＡＳＣ
は、ＣＡＳ０Ｂ〜ＣＡＳ３Ｂが出力されていないため、
読み書きできない。

【００４２】次に、コンピュータが、８Ｍバイトより上
のメモリに対して読み書きを行うアドレス信号を送出し
た際のデコーダ４０の動作について説明する。ここで
は、８Ｍバイトを越えるメモリが指定されるためメモリ
ーアドレスＭＡ１０はハイの状態にあり、ＲＡＳゲート
４４ｂ側が出力可能になっている。このため、コンピュ
ータからのＲＡＳＩ００（ＲＡＳ０）信号は、ＲＡＳゲ
ート４４ｂ側から出力され、ＲＡＳＢ、ＲＡＳＤとして
ＳＩＭＭ２０ｂ側へ出力される。他方、メモリーアドレ
スＭＡ１０はハイの状態にあるため、これがインバータ
４７により反転されてＮＯＲゲート４９ｂを介してＣＡ
Ｓゲート４８ｂ側を出力可能にしている。従って、コン
ピュータ側からのＣＡＳ０〜３信号は、ＣＡＳゲート４
８ｂを介してＣＡＳ０Ｂ〜３ＢとしてＳＩＭＭ２０ｂ側
へ出力される。これらＲＡＳＢ、ＲＡＳＤ及びＣＡＳ０
Ｂ〜３Ｂ信号によりアドレスが指定され、ＳＩＭＭ２０
ｂの８Ｍバイトのメモリに対して読み書きがなされる。
この時ＲＡＳＢは、ＣＡＳ０Ａ〜ＣＡＳ３Ａが出力され
ていないため、読み書きできない。

【００４３】この実施例によれば、拡張コネクタ１２ｂ
に接続されたＳＩＭＭ２０ｂに対してＲＡＳ及びＣＡＳ
信号を切り換えて送出、即ち、セレクト信号を送出する
ことにより該ＳＩＭＭ２０ｂに対して読み書きを行う。
このため、コンピュータ側のコネクタ３２に装着された
メモリモジュール１１０に複数のＳＩＭＭ２０ａ、ＳＩ
ＭＭ２０ｂを付加してメモリ容量の増大を図ることが可
能になる。また、本実施例では、予めコネクタの端子に
接続するＳＩＭＭの容量を指定してあるため、即ち、拡
張コネクタ１２ａには４ＭバイトのＳＩＭＭを、そし
て、拡張コネクタ１２ｂには８ＭバイトのＳＩＭＭを装
着することを指定してあるため、装着されたＳＩＭＭの
容量を判断する必要がない。このため回路構成を簡易化
できる利点がある。なお、この実施例では、拡張コネク
タ１２ｂにＳＩＭＭ２０ｂが装着されたことをアースレ
ベルを検知することにより電気的に検出したが、この代
わりに、検知用接点を設ける、或いはディプスィッチに
より操作者に入力させる等の機械的な方法により検出す
ることも可能である。

【００４４】次に、本発明の第３実施例について、図８
〜図１０を参照して説明する。ここで第２実施例の同様
な部材については、同じ参照番号を用いるとともにその
説明を省略する。上述した第２実施例では、拡張コネク
タに接続するＳＩＭＭの容量を予め指定していたが、こ
の第３実施例では、３個の拡張コネクタに、４、８、１
６Ｍバイトの任意の容量のＳＩＭＭを接続できるように
構成されている。

【００４５】ここで、コンピュータによる第３実施例の
メモリモジュール２１０に対するメモリ管理について図
８を参照して説明する。このメモリモジュール２１０が
装着されるこのコンピュータは、第１、第２実施例で説
明したものと同じものであり、３２Ｍバイトまでのメモ
リ管理を行うことができ、３２ＭバイトをＲＡＳ０、Ｒ
ＡＳ２として１６Ｍバイトつづに２分割して管理する。
そして、それぞれＲＡＳ０、ＲＡＳ２で、メモリ容量を
４Ｍバイト、１６Ｍバイトという単位で把握し、読み書
きに用いる。この第３実施例では、前述した第２実施例
と同様に図８（Ａ）、図８（Ｂ）、図８（Ｃ）に示すよ
うにベースメモリ＋４ＭバイトのＳＩＭＭ＋８Ｍバイト
のＳＩＭＭという用にメモリ容量の拡大を図り得るほ
か、更に、図８（Ｄ）に示すように４Ｍバイトのベース
メモリに加えて、３個の４ＭバイトのＳＩＭＭを利用し
て１６Ｍバイトとして動作させることや、図８（Ｅ）に
示すように４Ｍバイトのベースメモリに加えて、２個の
８ＭバイトのＳＩＭＭを利用して２０Ｍバイトとして動
作させることも、或いは、図８（Ｆ）に示すように４Ｍ
バイトのベースメモリに加えて、１個の４ＭバイトのＳ
ＩＭＭと１個の８ＭバイトのＳＩＭＭと１個の１６Ｍバ
イトのＳＩＭＭとを利用して３２Ｍバイトとして動作さ
せることができる。

【００４６】ここで、第３実施例のメモリモジュール２
１０の回路構成について図９を参照して説明する。なお
図９においては、便宜上アドレス信号のラインとＳＩＭ
Ｍの認識用のラインのみを示している点に注意された
い。このメモリモジュール２１０は、マザーボード３０
のコネクタ３２と接続されコンピュータ側との信号のや
り取りを行う基板端子１１６と、４Ｍバイトのベースメ
モリ１４ａと、後述するようにアドレス信号をデコード
するデコーダ１４０とから主に構成される。そしてこの
メモリモジュール２１０は、３個のＳＩＭＭを装着でき
るように３個の拡張コネクタ（図９中に示さず）が設け
られ、図９はこの３個の拡張コネクタにＳＩＭＭ２０
ａ、２０ｂ、２０ｃが装着された状態を示している。

【００４７】基板端子１１６からは、メモリーアドレス
ＭＡ０〜ＭＡ９のバスラインがベースメモリ１４ａ及び
ＳＩＭＭ２０ａ、２０ｂ、２０ｃにパラレルに接続さ
れ、また、メモリーアドレスＭＡ１０のラインと、ＲＡ
ＳＩ２０のラインと、ＲＡＳＩ００のラインと、ＣＡＳ
０〜ＣＡＳ３のバスラインとがデコーダ１４０に接続さ
れている。一方、デコーダ１４０からは、ＣＡＳ０Ａ〜
ＣＡＳ３Ａのバスラインと、ＲＡＳＡ及びＲＡＳＢのラ
インとがベースメモリ１４ａに接続され、また、ＣＡＳ
０Ｂ〜ＣＡＳ３ＢのバスラインとＲＡＳＣ及びＲＡＳＤ
のラインとがＳＩＭＭ２０ａに接続され、更に、ＣＡＳ
０Ｃ〜ＣＡＳ３ＣのバスラインとＲＡＳＥ及びＲＡＳＦ
のラインとがＳＩＭＭ２０ｂに接続され、また、ＣＡＳ
０Ｄ〜ＣＡＳ３ＤのバスラインとＲＡＳＧ及びＲＡＳＨ
のラインとがＳＩＭＭ２０ｃに接続されている。そし
て、ＳＩＭＭ２０ａ、２０ｂ、２０ｃからは、ライン１
２４、１２６、１２８を介してそれぞれのＳＩＭＭの容
量認識用の信号ラインがデコーダ１４０の入力端子ａ、
ｂ、ｃに加えられている。

【００４８】ここで、この第３実施例のＳＩＭＭの容量
の確認方法について図１０を参照して説明する。この第
３実施例のＳＩＭＭ２０ａ、２０ｂ、２０ｃの基板端子
の５６番ピンと５７番ピンとは、容量の識別情報として
用いられるようになっている。即ち、図１０（Ａ）に示
す４ＭバイトのＳＩＭＭ２０ａは、５６番ピンと５７番
ピンとにアース電位が加わるように構成されている。そ
して、図１０（Ｂ）に示す８ＭバイトのＳＩＭＭ２０ｂ
は、５６番ピンにアース電位が、そして、５７番ピンに
電源の電位が加わるように構成されている。また、図１
０（Ｃ）に示す１６ＭバイトのＳＩＭＭ２０ｃは、５６
番ピンと５７番ピンとに電源の電位が加わるように構成
されている。この５６番ピンと５７番ピンとに接続する
拡張コネクタ１１２ａ、１１２ｂ、１１２ｃ側から、ラ
イン１１４、１１６、１１８を介して容量の識別情報が
デコーダ１４０側へ出力されるようになっている。

【００４９】デコーダ１４０は、ライン１１４、１１
６、１１８を介して入力される識別情報を基に、各拡張
コネクタ１１２ａ〜１１２ｃに装着されたＳＩＭＭのメ
モリ容量を判断する。即ちここでは、デコーダ１４０は
拡張コネクタ１１２ａに４ＭバイトのＳＩＭＭが、拡張
コネクタ１１２ｂに８ＭバイトのＳＩＭＭが、そして、
拡張コネクタ１１２ｃに１６ＭバイトのＳＩＭＭが装着
されたことを認識する。このデコーダ１４０は、拡張コ
ネクタ１１２ａ〜１１２ｃに装着されたＳＩＭＭの容量
に対応させてアドレス信号をデコードするためのマップ
を保持しており、上記拡張コネクタ１１２ａ〜１１２ｃ
に装着されたＳＩＭＭの容量に対応させて、上述した第
２実施例と同様にメモリーアドレスＭＡ１０と、ＲＡＳ
Ｉ２０と、ＲＡＳＩ００と、ＣＡＳ０〜ＣＡＳ３とをデ
コードしてＣＡＳ０Ａ〜ＣＡＳ３Ｄ、ＲＡＳＡ〜ＲＡＳ
Ｈの信号を発生し、セレクト信号としてベースメモリ１
４ａ及び装着されたＳＩＭＭ２０ａ、２０ｂ、２０ｃに
対して送出する。

【００５０】なお、ここでは、４ＭバイトのＳＩＭＭ２
０ａと、８ＭバイトのＳＩＭＭ２０ｂと、１６Ｍバイト
のＳＩＭＭ２０ｃとが装着された場合を例に挙げたが、
この第３実施例のメモリモジュール２１０は、図８のメ
モリマップを参照して前述したように適宜の容量のＳＩ
ＭＭが装着された際に、これをライン１１４、１１６、
１１８を介して送られる識別情報によりメモリ容量を認
定し、上述したマップに基づき各ＳＩＭＭに対してセレ
クト信号を送出することができる。

【００５１】この第３実施例では、拡張コネクタ１１２
ａ、１１２ｂ、１１２ｃに取り付けるＳＩＭＭの容量を
予め指定しなくても良いという利点があり、更に、メモ
リを大容量まで増設し易いという特徴がある。

【００５２】以上説明した第１、第２、第３実施例で
は、ＳＩＭＭの容量を４Ｍバイト、８Ｍバイト、１６Ｍ
バイトで区切って使用したが、これは、コンピュータの
仕様に適合させるためであり、コンピュータの仕様によ
り種々の値が選択し得ることは言うまでもない。また、
本実施例では、メモリモジュールの例としてＳＩＭＭを
挙げて説明したが、他の種類のメモリモジュールにも本
発明は好適に適用することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例に係るメモリモジュールの
正面図である。

【図２】本発明の第１実施例に係るメモリモジュールが
装着されるコンピュータのメモリの管理方式を示すメモ
リマップである。

【図３】本発明の第２実施例に係るメモリモジュールの
正面図である。

【図４】本発明の第２実施例に係るメモリモジュールが
装着されるコンピュータのメモリの管理方式を示すメモ
リマップである。

【図５】第２実施例に係るメモリモジュールの回路構成
を示すブロック図である。

【図６】図５の認識回路の構成を示す回路図である。

【図７】図５のデコーダの回路構成を示すブロック図で
ある。

【図８】本発明の第３実施例に係るメモリモジュールが
装着されるコンピュータのメモリの管理方式を示すメモ
リマップである。

【図９】第３実施例に係るメモリモジュールの回路構成
を示すブロック図である。

【図１０】ＳＩＭＭの識別端子を示す説明図である。

【符号の説明】

１０メモリモジュール１２拡張コネクタ１６基板端子２０ａＳＩＭＭ２０ｂＳＩＭＭ２６基板端子３０マザーボード３２コネクタ４０デコーダ５０認識回路１１０メモリモジュール１１２拡張コネクタ１４０デコード２１０メモリモジュール

Claims

【特許請求の範囲】

【請求項１】コンピュータ側のＳＩＭＭ用コネクタに
接続するためのＳＩＭＭ用基板端子と、ＳＩＭＭを従属接続するための拡張コネクタと、内蔵のベースメモリとを備えることを特徴とするメモリ
モジュール。
【請求項２】前記拡張コネクタには４ＭバイトのＳＩ
ＭＭを接続するように設定し、内蔵のベースメモリとして４Ｍバイトの容量を備えるこ
とを特徴とする請求項１のメモリモジュール。
【請求項３】前記拡張コネクタには８ＭバイトのＳＩ
ＭＭを接続するように設定し、内蔵のベースメモリとして８Ｍバイトの容量を備えるこ
とを特徴とする請求項１のメモリモジュール。
【請求項４】前記拡張コネクタには１６ＭバイトのＳ
ＩＭＭを接続するように設定し、内蔵のベースメモリとして１６Ｍバイトの容量を備える
ことを特徴とする請求項１のメモリモジュール。
【請求項５】コンピュータ側のコネクタに接続するた
めの専用基板端子と、上記専用基板端子を備えるメモリモジュールを従属接続
するための拡張コネクタと、コンピュータ側から与えられたアドレス信号の一部をデ
コードして前記拡張コネクタに接続されたメモリモジュ
ールへのセレクト信号を発生するデコード手段とを有す
ることを特徴とするメモリモジュール。
【請求項６】コンピュータ側のコネクタに接続するた
めの専用基板端子と、上記専用基板端子を備える複数のメモリモジュールを従
属接続するための複数の拡張コネクタと、前記拡張コネクタにメモリモジュールが接続されたこと
を認識するための認識手段と、前記認識手段により認識されたメモリモジュールに対し
て、コンピュータ側から与えられたアドレス信号の一部
をデコードしたセレクト信号を送出するデコード手段と
を有することを特徴とするメモリモジュール。
【請求項７】前記認識手段が、前記専用基板端子に設
けられたアース端子、又は、電源端子を検出することに
よりメモリモジュールの接続を認識することを特徴とす
る請求項６のメモリモジュール。
【請求項８】前記認識手段が、前記専用基板端子に設
けられたメモリ容量識別用端子を検出することによりメ
モリモジュールの接続を認識することを特徴とする請求
項６のメモリモジュール。