JPH07334273A

JPH07334273A - 基板端子検出装置

Info

Publication number: JPH07334273A
Application number: JP6143899A
Authority: JP
Inventors: Toshinori Kawabata; 俊徳河端
Original assignee: MELCO KK
Current assignee: MELCO KK
Priority date: 1994-06-02
Filing date: 1994-06-02
Publication date: 1995-12-22

Abstract

(57)【要約】【目的】ＩＤ端子の設けられていない特定の基板端子
がコネクタへ嵌入されたことを検出できる基板端子検出
装置を提供する。【構成】拡張コネクタ１２ｂにＳＩＭＭ２０ｂが嵌入
されると、アース接続用ピン６７を介してＳＩＭＭ２０
ｂ側にアース電位が加えられる。このアース電位は、ア
ース接続用ピン６７と内部接続されている他のアース接
続用ピン６９にも現れる。そして、基板端子検出装置５
０が、アース接続用ピン６９のアース電位を検出するこ
とにより、拡張コネクタ１２ｂへＳＩＭＭ２０ｂが嵌入
されたことを検出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コネクタに特定の基板
の端子が嵌入されたことを検出する基板端子検出装置に
関し、更に詳細には、メモリモジュールの拡張コネクタ
にＳＩＭＭボートが装着されたことを検出する基板端子
検出装置に関する。

【０００２】

【従来の技術】メモリ容量を増大させ処理能力を増強さ
せるために、パーソナルコンピュータ等は、基板端子検
出装置（ＲＡＭボード）を追加できるように構成されて
いる。この基板端子検出装置には、所謂ＳＩＭＭ（SING
LE INLINE MEMORY MODULE)と内部増設ＲＡＭボードとが
広く用いられており、一般的にコンピュータ側にはＳＩ
ＭＭ用の複数のコネクタと内部増設ＲＡＭボード用の単
一のコネクタとが備えられている。このＳＩＭＭ用の複
数のコネクタにＳＩＭＭを装填して行くことによりコン
ピュータのメモリ容量を順次増大させることができる。
例えば、第１のＳＩＭＭコネクタに４ＭのＳＩＭＭを装
填し、更に、第２のＳＩＭＭコネクタに４ＭのＳＩＭＭ
を装填することにより併せて８Ｍにメモリ容量の増大が
図り得る。そして、コンピュータは、複数装着されたＳ
ＩＭＭの内の所望のものに対してコネクタ単位で選択し
て読み書きを行う。

【０００３】

【発明が解決しようとする課題】しかしながら、コンピ
ュータ側に複数のＳＩＭＭ用コネクタが用意されていな
い場合、例えば、ＳＩＭＭ用コネクタが１つのみの場合
は、既に４ＭのＳＩＭＭがコンピュータに装着されてい
たならば、容量の増大を図ろうとした際に、ＳＩＭＭ用
コネクタが１つしかないため、いままで装着されていた
４ＭのＳＩＭＭを廃棄して、８Ｍ或いは１６ＭのＳＩＭ
Ｍを購入して装着することが必要となった。この課題を
解決するため、本発明者は、コンピュータ側に装着され
たＳＩＭＭに拡張コネクタを設け、この拡張コネクタに
ＳＩＭＭを装着せしめることにより容量の拡大を図り得
るようにする方法を案出した。しかしながら、複数のＳ
ＩＭＭを装着した際に、コンピュータ側からはＳＩＭＭ
を特定してアドレス信号が送出される訳ではないので、
複数のＳＩＭＭの内のいずれかを選択させるようにセレ
クト信号を発生する必要があり、このためには、先ず、
拡張コネクタにＳＩＭＭが装着されたことを検出するこ
とが必要になった。

【０００４】コネクタへの基板の装着を検出する方法と
しては以下の２つが考えられる。第１の方法は、コネク
タ側に例えば常閉接点を備えておき、基板がコネクタに
挿入されるとこの常閉接点が開くようにすることで基板
の嵌入を検出する方法である。この方法は、基板がコネ
クタに嵌入されたことを検出することはできるが、どの
様な基板が嵌入されても上記常閉接点が開くため、特定
の基板のみを検出することはできなかった。

【０００５】第２の方法は、特定の基板に設けられた容
量識別用端子、所謂ＩＤ端子を検出する方法である。こ
こで、ＩＤ端子について図８を参照して説明する。この
例では４ＭバイトのＳＩＭＭ２０ａと、８ＭバイトのＳ
ＩＭＭ２０ｂと、１６ＭバイトのＳＩＭＭ２０ｃの基板
端子の５６番ピンと５７番ピンとが、容量の識別情報と
して用いられるようになっている。図８（Ａ）に示す４
ＭバイトのＳＩＭＭ２０ａは、５６番ピンと５７番ピン
とにアース電位が加わるように構成されている。そし
て、図８（Ｂ）に示す８ＭバイトのＳＩＭＭ２０ｂは、
５６番ピンにアース電位が、そして、５７番ピンに電源
の電位が加わるように構成されている。また、図８
（Ｃ）に示す１６ＭバイトのＳＩＭＭ２０ｃは、５６番
ピンと５７番ピンとに電源の電位が加わるように構成さ
れている。この５６番ピンと５７番ピンとの電位を検出
することにより、ＳＩＭＭが拡張コネクタ１１２ａ，１
１２ｂ，１１２ｃに嵌入されたことと、装着されたＳＩ
ＭＭの容量とを検出することができる。

【０００６】この第２の方法よればＩＤ端子の設けられ
た特定のＳＩＭＭを検出できる。しかしながら、市中に
ＩＤ端子の設けられたＳＩＭＭとＩＤ端子の設けられて
いないＳＩＭＭとが混在しているため、ＳＩＭＭの検出
を行い得ない場合が発生することが予測され、上記第２
の方法を採用することができなかった。

【０００７】本発明は、上述した課題を解決するために
なされたものであり、ＩＤ端子の設けられていない特定
の基板端子がコネクタへ嵌入されたことを検出できる基
板端子検出装置を提供することにある。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の基板端子検出装置は、第１の態様におい
て、特定の基板端子を嵌入するためのコネクタと、基板
端子の予め定められた複数のアース接続用ピンの内の１
つにアース電位を印加するアース端子と、前記複数のア
ース接続用ピンの内の他の１つの電位を検出する電位検
知手段と、前記電位検知手段がアース電位を検出するこ
とにより前記コネクタへの特定の基板端子の嵌入を検出
する検出手段とから成ることを特徴とする。

【０００９】上記の目的を達成するため、本発明の基板
端子検出装置は、第２の態様において、特定の基板端子
を嵌入するためのコネクタと、基板端子の予め定められ
た複数の電源接続用ピンの内の１つに電源電位を印加す
る電源端子と、前記複数の電源接続用ピンの内の他の１
つの電位を検出する電位検知手段と、前記電位検知手段
が電源電位を検出することにより前記コネクタへの特定
の基板端子の嵌入を検出する検出手段とから成ることを
特徴とする。

【００１０】

【作用】上記のように構成された基板端子検出装置で
は、第１の態様において、コネクタに特定の基板端子が
嵌入されると、アース端子からアース接続用ピンを介し
て基板端子側にアース電位が加えられる。このアース電
位は、複数のアース接続用ピンが内部接続されているた
め、他のアース接続用ピンにも現れ、当該他のアース接
続用ピンの電位を監視している電位検知手段がこのアー
ス電位を検出する。そして、検出手段が、該電位検知手
段のアース電位の検出によりコネクタへ特定の基板端子
が嵌入されたことを検出する。このように、本発明の基
板端子検出装置では、特定の基板端子がコネクタへ嵌入
されたことを検出することができる。

【００１１】上記のように構成された基板端子検出装置
では、第２の態様において、コネクタに特定の基板端子
が嵌入されると、電源端子から電源接続用ピンを介して
基板端子側に電源電位が加えられる。この電源電位は、
複数の電源接続用ピンが内部接続されているため、他の
電源接続用ピンにも現れ、当該他の電源接続用ピンの電
位を監視している電位検知手段がこの電源電位を検出す
る。そして、検出手段が、該電位検知手段の電源電位の
検出によりコネクタへ特定の基板端子が嵌入されたこと
を検出する。このように、本発明の基板端子検出装置で
は、特定の基板端子がコネクタへ嵌入されたことを検出
することができる。

【００１２】

【実施例】以下、本発明の基板端子検出装置をＳＩＭＭ
の検出に適用した実施例を図を参照して説明する。先
ず、本発明の第１実施例について図１〜図５を参照して
説明する。この第１実施例においては、メモリモジュー
ルに複数のＳＩＭＭが装着できるように構成されてい
る。ここで、複数のＳＩＭＭが装着されても、コンピュ
ータ側からはアドレス信号でメモリの番地が指定される
だけであり、複数のＳＩＭＭの内の１つを選択する信号
が送出される訳ではない。従って、単に複数のＳＩＭＭ
を従属接続するのみでは、メモリ容量の拡大は図り得な
い。このため、第１実施例では、先ず、ＳＩＭＭが装着
されたことを検出し、そして、コンピュータのアドレス
をデコードしてセレクト信号を発生し、複数の内のアド
レス信号に相当するＳＩＭＭを選択して読み書きを行わ
しめる。

【００１３】図１（Ａ）は、第１実施例に係るメモリモ
ジュール１１０を示している。メモリモジュール１１０
は、７２ピンＳＩＭＭ用の拡張コネクタ１２ａ、１２ｂ
と、複数のＩＣ１４とが配置され、その下端には該７２
ピンＳＩＭＭ用の基板端子１６が形成されている。メモ
リモジュール１１０の下方のコンピュータ側のマザーボ
ード３０には、該メモリモジュール１１０の基板端子１
６を嵌合するためのコネクタ３２と、複数のＩＣ３４と
が配置されている。

【００１４】図１（Ｂ）は、本実施例のＳＩＭＭ２０ｂ
を示している。このＳＩＭＭ２０ｂは、８Ｍバイト分の
ＤＲＡＭを構成する複数のＩＣ２４が配置されると共
に、その下端に該７２ピンＳＩＭＭ用の基板端子２６が
形成されて成る。

【００１５】なお、この第１実施例では、上記メモリモ
ジュール１１０の拡張コネクタ１２ａ側に、図示しない
４ＭバイトのＳＩＭＭ２０ａが装填され、そして、拡張
コネクタ１２ｂ側には図１（Ｂ）に示した８Ｍバイトの
ＳＩＭＭ２０ｂが装填されることを仕様上要求してい
る。このメモリモジュール１１０のＩＣ１４中には、４
Ｍバイト分のＤＲＡＭの他にプログラムＩＣが含まれ
る。このプログラムＩＣは、上記拡張コネクタ１２ｂに
８ＭバイトのＳＩＭＭが装填されたことを検出する基板
端子検出機能の他、コンピュータ側から与えられたアド
レス信号の一部をデコードして、拡張コネクタ１２ａに
装着された４ＭバイトのＳＩＭＭ２０ａへのセレクト信
号、或いは、拡張コネクタ１２ｂに装着された８Ｍバイ
トのＳＩＭＭ２０ｂへのセレクト信号の送出を行うデコ
ード機能がプログラムされている。

【００１６】次に、第１実施例のメモリモジュール１１
０に対するコンピュータ側のメモリ管理について図２を
参照して説明する。このメモリモジュール１１０が装着
されるコンピュータは、３２Ｍバイトまでメモリ管理を
行うことができ、３２ＭバイトをＲＡＳ０、ＲＡＳ２と
して１６Ｍバイトつづに２分割して管理する。そして、
それぞれＲＡＳ０、ＲＡＳ２にて、メモリ容量を４Ｍバ
イト、１６Ｍバイトという単位で把握し読み書きに用い
る。このため、第１実施例では、メモリモジュール１１
０内に４Ｍバイト分のＤＲＡＭをベースメモリとして備
える他、上述したように拡張コネクタ１２ａに４Ｍバイ
トのＳＩＭＭ２０ａを装着することを指定し、これによ
り８Ｍバイトまでメモリ容量の拡大が図り得る。更に、
拡張コネクタ１２ｂに８ＭバイトのＳＩＭＭ２０ｂを装
着することにより最大１６Ｍバイトまでメモリ容量の拡
大を図り得るように設定されている。

【００１７】ここで、第１実施例のメモリモジュール１
１０の回路構成について図３を参照して説明する。な
お、この図３においては、図示の便宜上アドレス信号の
ラインとＳＩＭＭ２０ｂの認識用のラインのみを示し、
データのリード、ライト及びその他の信号用ラインは省
略されている点に注意されたい。このメモリモジュール
１１０は、図１（Ａ）に示したようにマザーボード３０
のコネクタ３２と接続されコンピュータ側との信号のや
り取りを行う基板端子１６と、後述するようにアドレス
信号をデコードするためのデコーダ４０と、ＳＩＭＭ２
０ａ’及びＳＩＭＭ２０ｂと、ＳＩＭＭ２０ｂが拡張コ
ネクタ１２ｂに装着されたことを認識するための基板端
子検出回路５０とから主に構成される。このデコーダ４
０及び基板端子検出回路５０は、図１を参照して前述し
たようにプログラムＩＣに保持された制御情報である
が、ここでは便宜上独立した回路として図示及び説明を
行う。また、ＳＩＭＭ２０ａ’は、上述したメモリモジ
ュール１１０に内蔵されている４Ｍバイト分のＤＲＡＭ
と、拡張コネクタ１２ａに装着されたＳＩＭＭ２０ａと
を併せて表現している。

【００１８】基板端子１６からは、メモリーアドレスＭ
Ａ０〜ＭＡ９のバスラインがＳＩＭＭ２０ａ’及び３０
ｂにパラレルに接続され、また、メモリーアドレスＭＡ
１０のラインと、ＲＡＳＩ２０のラインと、ＲＡＳＩ０
０のラインと、ＣＡＳ０〜ＣＡＳ３のバスラインとがデ
コーダ４０に接続されている。一方、デコーダ４０から
は、ＣＡＳ０Ａ〜ＣＡＳ３Ａのバスラインと、ＲＡＳＡ
のラインとＲＡＳＢのラインとがＳＩＭＭ２０ａ’側へ
接続され、また、ＣＡＳ０Ｂ〜ＣＡＳ３Ｂのバスライン
と、ＲＡＳＣのラインとＲＡＳＤのラインとがＳＩＭＭ
２０ｂ側へ接続されている。そして、ＳＩＭＭ２０ｂか
らは、ＳＩＭＭ２０ｂの認識用のライン５２が基板端子
検出回路５０へ接続されている。該基板端子検出回路５
０からは、ＳＩＭＭ２０ｂ認識信号ＣＮ１Ｉのラインが
デコーダ４０へ接続されている。

【００１９】次に、第１実施例におけるＳＩＭＭ２０ｂ
の認識を行う基板端子検出回路５０の構成について図４
（Ａ）を参照して説明する。ここでは、ＳＩＭＭ２０ｂ
の基板端子の第３及び第５番ピンが相互に内部接続され
電源側と接続されるよう構成されており、また、第６７
番及び第６９番ピンとが相互に内部接続されアース側と
接続されるように構成されているものとして説明を行
う。

【００２０】基板端子検出回路５０は、インバータ５４
と抵抗Ｒ１とからなり、インバータ５４の入力側は、基
板端子検出回路５０の入力端５０ａと接続されると共に
抵抗Ｒ１の一方の端子と接続され、該抵抗Ｒ１の他方の
端子は、メモリモジュール１１０の電源Ｖccと接続され
ている。そして、該インバータ５４の出力はＣＮ１Ｉ信
号として図３を参照して前述したデコーダ４０側へ送出
されるようになっている。該ＳＩＭＭ２０ｂを嵌入させ
るための拡張コネクタ１２ｂ（図１（Ａ）参照）の３番
ピン用の端子はメモリモジュール１１０の電源Ｖccに接
続され、６７番ピン用の端子はアースに接続され、ま
た、第６９番ピン用の端子はＳＩＭＭ２０ｂ認識用のラ
イン５２を介して該基板端子検出回路５０の入力端５０
ａに接続されている。

【００２１】ここで、基板端子検出回路５０によるＳＩ
ＭＭ２０ｂの認識動作について説明する。拡張コネクタ
１２ｂにＳＩＭＭ２０ｂが嵌入される前には、拡張コネ
クタ１２ｂの第６９番ピン用の端子は所謂浮いた状態に
あり、インバータ５４の入力側には電源Ｖccの電位がそ
のまま加わるため、該インバータ５４は、ロウレベルの
信号を出力し、これをＣＮ１Ｉ信号としてデコーダ４０
へ送出している。

【００２２】そして、図に示すように拡張コネクタ１２
ｂにＳＩＭＭ２０ｂが嵌入されると、該ＳＩＭＭ２０ｂ
には、メモリモジュール１１０側から３番ピン用の端子
を介して電源Ｖccの電位と、また、６７番ピン用の端子
を介してアース電位とが供給され、ＳＩＭＭ２０ｂ内の
ＩＣ２４が動作可能になる。このとき、６７番ピン用の
端子を介してＳＩＭＭ２０ｂ側に加えられたアース電位
は、内部接続されている第６９番ピンにも印加されるこ
とになる。第６９番ピンがアース電位にされると、基板
端子検出回路５０の抵抗Ｒ１で電圧降下が発生して、イ
ンバータ５４の入力側の電位がほぼアース電位まで落ち
る。このため、該インバータ５４は、ハイレベルの信号
を出力し、これをＣＮ１Ｉ信号としてデコーダ４０へ送
出する。

【００２３】図４（Ｂ）は、図４（Ａ）に示した別の回
路例を表している。基板端子検出回路５０は、インバー
タ５４、５６と抵抗Ｒ２、Ｒ３とからなる。インバータ
５４の入力側は、基板端子検出回路５０の入力端５０ａ
と接続された抵抗Ｒ３の一方の端子と、アースに接続さ
れた対抗Ｒ２の一方の端子とに接続されている。そし
て、該インバータ５４の出力は、もう１つのインバータ
５６により反転されてＣＮ１Ｉ信号としてデコーダ４０
側へ出力されるようになっている。該ＳＩＭＭ２０ｂを
嵌入させるための拡張コネクタ１２ｂの３番ピン用の端
子はメモリモジュール１１０の電源Ｖccに接続され、第
５番ピン用の端子はＳＩＭＭ２０ｂ認識用のライン５２
に接続され、また、６７番ピン用の端子はアースに接続
されている。

【００２４】ここで、基板端子検出回路５０によるＳＩ
ＭＭ２０ｂの認識動作について説明する。拡張コネクタ
１２ｂにＳＩＭＭ２０ｂが嵌入される前は、拡張コネク
タ１２ｂの第５番ピン用の端子は電源Ｖccと接続されて
いない状態にある。従って、インバータ５４は、入力側
に電位が加わっていないためにハイレベルの信号を出力
し、インバータ５６はこれを反転してロウレベルの信号
を出力し、これがＣＮ１Ｉ信号としてデコーダ４０側へ
出力されている。

【００２５】そして、拡張コネクタ１２ｂにＳＩＭＭ２
０ｂが嵌入されると、該ＳＩＭＭ２０ｂへメモリモジュ
ール１１０側から３番ピン用の端子を介して電源Ｖccの
電位と、また、６７番ピン用の端子を介してアース電位
とが供給され、ＳＩＭＭ２０ｂ内のＩＣ２４が動作可能
になる。このとき、３番ピン用の端子を介してＳＩＭＭ
２０ｂ側に加えられた電源Ｖccの電位は、内部接続され
ている第５番ピンにも印加されることになる。第５番ピ
ンに電源Ｖccの電位が加えられると、この電位が抵抗Ｒ
３及び抵抗Ｒ２で分圧されてインバータ５４の入力側に
加わり、該インバータ５４はロウレベルの信号を出力
し、インバータ５６はこれを反転してハイレベルの信号
を出力し、これがＣＮ１Ｉ信号としてデコーダ４０側へ
出力される。

【００２６】次に、メモリモジュール１１０のデコーダ
４０の動作について図５の論理回路を参照して説明す
る。このデコーダ４０は、図の上半分がＤＲＡＭへのＲ
ＡＳ信号を変換するための回路である。これは、メモリ
ーアドレスＭＡ１０をアドレス用に保持するためのラッ
チ４２と、ＳＩＭＭ２０ｂの有無に関するＣＮ１Ｉと該
メモリーアドレスＭＡ１０とに基づきＲＡＳＩ００とＲ
ＡＳＩ２０とを選択するためのＲＡＳゲート４４ａ、４
４ｂ、４４ｃ、４４ｄと、ＲＡＳゲート４４ａ、４４
ｂ、４４ｃ、４４ｄの出力信号をゲートするためのＮＯ
Ｒゲート４６ａ、４６ｂとから成る。他方、図の下半分
は、ＤＲＡＭへのＣＡＳ信号を変換するための回路で、
メモリーアドレスＭＡ１０を反転するためのインバータ
４７と、ＣＡＳ信号をゲートするためのＣＡＳゲート４
８ａ、ＣＡＳゲート４８ｂと、ＣＡＳゲート４８ａをゲ
ート可能にするためのＮＯＲゲート４９ａと、ＣＡＳゲ
ート４８ｂをゲート可能にするためのＮＯＲゲート４９
ｂとからなる。

【００２７】先ず、ＳＩＭＭが装着されていないメモリ
モジュール１１０がマザーボード３０に取り付けられ
た、即ちベースメモリのみの状態における動作について
説明する。図２のメモリマップの（Ａ）に示すように、
コンピュータ側は、このメモリモジュール１１０に内蔵
された４Ｍバイトのメモリ容量をＲＡＳ０側に４Ｍバイ
ト存在しているものとして認識して、該ＲＡＳ０側に対
して読み書きの動作を行う。

【００２８】この状態において、図４（Ａ）に示す基板
端子検出回路５０は、ＣＮ１Ｉのラインを介してＳＩＭ
Ｍ２０ｂが装着されていないことを示す信号を出力す
る。これに応じて、デコーダ４０のＲＡＳゲート４４
ｃ、４４ｄ側が出力可能になる。ここでコンピュータか
らのＲＡＳＩ００（ＲＡＳ０）信号は、ＲＡＳゲート４
４ｃ側から出力され、ＮＯＲゲート４６ａを介してＲＡ
ＳＡとしてＳＩＭＭ２０ａ’側に出力される。他方、こ
の４Ｍバイトのベースメモリのみ場合には、メモリ容量
が８Ｍバイト以下であるためメモリーアドレスＭＡ１０
により切り換える必要がないため、ロウの信号によりＮ
ＯＲゲート４９ａを介してＣＡＳゲート４８ａ側が出力
可能になっている。従って、コンピュータ側からのＣＡ
Ｓ０〜３信号は、該ＣＡＳゲート４８ａを介してＣＡＳ
０Ａ〜３ＡとしてＳＩＭＭ２０ａ’側に出力される。こ
れらＲＡＳＡ及びＣＡＳ０Ａ〜３Ａ信号によりアドレス
が指定されＳＩＭＭ２０ａ’のベースメモリに対して読
み書きがなされる。

【００２９】次に、メモリモジュール１１０の拡張コネ
クタ１２ａに４ＭバイトのＳＩＭＭが装着された場合の
動作について説明する。図２のメモリマップの（Ｂ）に
示すように、コンピュータ側は、メモリモジュール１１
０に内蔵されている４Ｍバイトのメモリ容量をＲＡＳ０
側に４Ｍバイト存在しているものとして認識すると共
に、装着されたＳＩＭＭ側の４ＭバイトをＲＡＳ２側に
存在しているものとして認識し、ＲＡＳ０側の４Ｍバイ
トとＲＡＳ２側の４Ｍバイトに対して読み書きの動作を
行う。

【００３０】この状態においても、上述したと同様にＣ
Ｎ１Ｉのラインを介してＳＩＭＭ２０ｂが装着されてい
ないことを示す信号が出力されている。これに応じて、
ＲＡＳゲート４４ｃ、４４ｄ側が出力可能になる。ここ
でコンピュータからのＲＡＳＩ００（ＲＡＳ０）信号
は、ＲＡＳゲート４４ｃ側から出力され、ＮＯＲゲート
４６ａを介してＲＡＳＡとしてＳＩＭＭ２０ａ’側に出
力される。一方、ＲＡＳＩ２０（ＲＡＳ２）信号は、Ｒ
ＡＳゲート４４ｄ側から出力され、ＮＯＲゲート４６ｂ
を介してＲＡＳＢとして同じくＳＩＭＭ２０ａ’側に出
力される。なお、４ＭバイトのベースメモリにＳＩＭＭ
２０ａの４Ｍバイトが加えられてもメモリ容量は８Ｍバ
イト以下であるため、メモリーアドレスＭＡ１０により
切り換える必要がないため、ＮＯＲゲート４９ａを介し
てロウの状態にあり、ＣＡＳゲート４８ａ側が出力可能
になっている。従って、コンピュータ側からのＣＡＳ０
〜３信号は、該ＣＡＳゲート４８ａを介してＣＡＳ０Ａ
〜３ＡとしてＳＩＭＭ２０ａ’側に出力される。これら
ＲＡＳＡ及びＣＡＳ０Ａ〜３Ａ信号によりアドレスが指
定されＳＩＭＭ２０ａ’のベースメモリ側に対して読み
書きがなされ、同様にＲＡＳＢ及びＣＡＳ０Ａ〜３Ａ信
号によりＳＩＭＭ２０ａ’のＳＩＭＭ２０ａ側に対して
読み書きがなされる。

【００３１】最後に、メモリモジュール１１０の拡張コ
ネクタ１２ａに４ＭバイトのＳＩＭＭ２０ａが装着され
た後に、更に拡張コネクタ１２ｂに８ＭバイトのＳＩＭ
Ｍ２０ｂが装着された場合の動作について説明する。図
２のメモリマップの（Ｃ）に示すように、後述するデコ
ーダ４０の動作により、コンピュータ側は、メモリモジ
ュール１１０に内蔵された４Ｍバイトと、ＳＩＭＭ２０
ａの４Ｍバイトと、ＳＩＭＭ２０ｂの８Ｍバイトとを併
せた１６Ｍバイトを、ＲＡＳ０側に存在しているものと
して認識し、このＲＡＳ０側の１６Ｍバイトに対して読
み書きの動作を行う。

【００３２】ＳＩＭＭ２０ｂが装着されると、基板端子
検出回路５０は、ＣＮ１Ｉのラインを介してＳＩＭＭ２
０ｂの装着信号を出力する。これに応じて、デコーダ４
０のＲＡＳゲート４４ａ、４４ｂ側が出力可能になる。
まず、コンピュータが、８Ｍバイト以下のメモリに対し
て読み書きを行うアドレス信号を送出した際のデコーダ
４０の動作について説明する。ここで、８Ｍバイト以下
のメモリが指定されるときメモリーアドレスＭＡ１０は
ロウの状態にあり、ＲＡＳゲート４４ａ側が出力可能に
なる。このため、コンピュータからのＲＡＳＩ００（Ｒ
ＡＳ０）信号は、ＲＡＳゲート４４ａ側から出力され、
ＮＯＲゲート４６ａを介してＲＡＳＡとして、ＳＩＭＭ
２０ａ’側に出力される。他方、上述したようにメモリ
ーアドレスＭＡ１０はロウの状態にあるため、ＮＯＲゲ
ート４９ａを介してＣＡＳゲート４８ａ側が出力可能に
なっている。従って、コンピュータ側からのＣＡＳ０〜
３信号は、該ＣＡＳゲート４８を介してＣＡＳ０Ａ〜３
ＡとしてＳＩＭＭ２０ａ’側に出力される。これらＲＡ
ＳＡ及びＣＡＳ０Ａ〜３Ａ信号によりアドレスが指定さ
れ、ＳＩＭＭ２０ａ’側のベースメモリ及びＳＩＭＭ２
０ａのメモリに対して読み書きがなされる。この時ＲＡ
ＳＣは、ＣＡＳ０Ｂ〜ＣＡＳ３Ｂが出力されていないた
め、読み書きできない。

【００３３】次に、コンピュータが、８Ｍバイトより上
のメモリに対して読み書きを行うアドレス信号を送出し
た際のデコーダ４０の動作について説明する。ここで
は、８Ｍバイトを越えるメモリが指定されるためメモリ
ーアドレスＭＡ１０はハイの状態にあり、ＲＡＳゲート
４４ｂ側が出力可能になっている。このため、コンピュ
ータからのＲＡＳＩ００（ＲＡＳ０）信号は、ＲＡＳゲ
ート４４ｂ側から出力され、ＲＡＳＢ、ＲＡＳＤとして
ＳＩＭＭ２０ｂ側へ出力される。他方、メモリーアドレ
スＭＡ１０はハイの状態にあるため、これがインバータ
４７により反転されてＮＯＲゲート４９ｂを介してＣＡ
Ｓゲート４８ｂ側を出力可能にしている。従って、コン
ピュータ側からのＣＡＳ０〜３信号は、ＣＡＳゲート４
８ｂを介してＣＡＳ０Ｂ〜３ＢとしてＳＩＭＭ２０ｂ側
へ出力される。これらＲＡＳＢ、ＲＡＳＤ及びＣＡＳ０
Ｂ〜３Ｂ信号によりアドレスが指定され、ＳＩＭＭ２０
ｂの８Ｍバイトのメモリに対して読み書きがなされる。
この時ＲＡＳＢは、ＣＡＳ０Ａ〜ＣＡＳ３Ａが出力され
ていないため、読み書きできない。

【００３４】この実施例によれば、拡張コネクタ１２ｂ
に接続されたＳＩＭＭ２０ｂに対してＲＡＳ及びＣＡＳ
信号を切り換えて送出、即ち、セレクト信号を送出する
ことにより該ＳＩＭＭ２０ｂに対して読み書きを行う。
このため、コンピュータ側のコネクタ３２に装着された
メモリモジュール１１０に複数のＳＩＭＭ２０ａ、ＳＩ
ＭＭ２０ｂを付加してメモリ容量の増大を図ることが可
能になる。また、本実施例では、予めコネクタの端子に
接続するＳＩＭＭの容量を指定してあるため、即ち、拡
張コネクタ１２ａには４ＭバイトのＳＩＭＭを、そし
て、拡張コネクタ１２ｂには８ＭバイトのＳＩＭＭを装
着することを指定してあるため、装着されたＳＩＭＭの
容量を判断する必要がない。このため回路構成を簡易化
できる利点がある。

【００３５】次に、本発明の第２実施例について図６、
図７を参照して説明する。上述した第１実施例ではＳＩ
ＭＭボート２０ｂが拡張コネクタ１２ｂに嵌入されたこ
とを検出したが、この第２実施例では、特定の雄型コネ
クタ（基板端子）が、雌型コネクタに嵌入されたことを
検出するように構成されている。

【００３６】図６（Ａ）は、第２実施例に係るインター
フェイスボード２１０を示している。インターフェイス
ボード２１０は、ＲＳ−２３２Ｃコネクタと同じ形状を
有する２５ピンの雄型コネクタ２１２ａを嵌合するため
の雌型コネクタ２１２ｂと、複数のＩＣ２１４とが配置
され、その下端にはコンピュータ側のコネクタ２３２と
接続される基板端子２１６が形成されている。このＩＣ
２１４には、後述する基板端子検出回路が組み込まれて
いる。図６（Ｂ）は、本実施例の雄型コネクタ２１２ａ
を示している。この雄型コネクタ２１２ａには、図６
（Ｂ）のＡ矢視図である図６（Ｃ）に示すように２５本
のピン２３０が取り付けられている。なおここで、該雄
型コネクタ２１２ａは、上述したようにＲＳ−２３２Ｃ
コネクタと同じ形状を有するが、アースピンとして該Ｒ
Ｓ−２３２Ｃコネクタと異なる図示のｇ番ピンとｆ番ピ
ンとが割り当てられている。このｇ番ピンとｆ番ピンと
は、該雄型コネクタ２１２ａ側で内部接続されている。

【００３７】ここで、雄型コネクタ２１２ａが雌型コネ
クタ２１２ｂに嵌入されたことを検出する基板端子検出
回路１５０について図７を参照して説明する。基板端子
検出回路１５０は、インバータ１５４と抵抗Ｒ４とから
なり、インバータ１５４の入力側は、基板端子検出装置
１５０の入力端１５０ａと接続されると共に抵抗Ｒ４の
一方の端子と接続され、該抵抗Ｒ４の他方の端子は、電
源Ｖccと接続されている。そして、インバータ１５４の
出力は基板端子検出回路の出力端１５０ｂから送出され
るようになっている。該雄型コネクタ２１２ａを嵌入さ
せるための雌型コネクタ２１２ｂのｇ番ピン用の端子
は、アースに接続され、また、ｆ番ピン用の端子は、該
基板端子検出装置１５０の入力端１５０ａに接続されて
いる。

【００３８】ここで、基板端子検出装置１５０による雄
型コネクタ２１２ａの認識動作について説明する。雌型
コネクタ２１２ｂに雄型コネクタ２１２ａが嵌入される
と、該雄型コネクタ２１２ａには、ｇ番ピン用の端子を
介してアース電位が供給される。このｇ番ピン用に加え
られたアース電位は、内部接続されているｆ番ピンにも
印加されることになる。ｆ番ピンがアース電位にされる
と、基板端子検出装置１５０の抵抗Ｒ４で電圧降下が発
生して、インバータ１５４の入力側の電位がほぼアース
電位まで落ちる。このため、該インバータ１５４は、ハ
イレベルの信号を出力する。

【００３９】次に、該雄型コネクタ２１２ａではなく、
操作者が誤ってＲＳ−２３２Ｃコネクタを雌型コネクタ
２１２ｂに嵌入した場合の動作について説明する。ＲＳ
−２３２Ｃコネクタが雌型コネクタ２１２ｂ嵌入され、
ｇ番ピンにアース電位が加えられても、該ＲＳ−２３２
Ｃコネクタのｇ番ピンとｆ番ピンとは内部接続されてい
ないため、雌型コネクタ２１２ｂのｆ番ピン用の端子は
所謂浮いた状態にある。このためインバータ１５４の入
力側には電源Ｖccの電位がそのまま加わり、該インバー
タ１５４はロウレベルの信号を出力する。

【００４０】このインターフェイスボード２１０は、基
板端子検出回路１５０による雄型コネクタ２１２ａの嵌
入を認識後に、該雄型コネクタ２１２ａ側に電源及び信
号を印加するように構成されている。このため、誤って
ＲＳ−２３２Ｃコネクタが雌型コネクタ２１２ｂに嵌入
さても、信号の接続がなされないために、該インターフ
ェイスボード２１０に接続されているコンピュータ及び
ＲＳ−２３２Ｃコネクタに接続されている機器（図示せ
ず）に故障が発生することがない。

【００４１】なお、第１実施例の基板端子検出回路５０
は、ＳＩＭＭボードだけでなく、２以上のアース端子ま
たは電源端子を有するボートを検出することができる。
また、以上説明したように第２実施例の基板端子検出回
路５０は、ボードの基板端子でなく雄型コネクタ等の基
板端子の嵌入を検出することができ、例えば、セントロ
ニクス、ＲＳ２３２Ｃ、ＧＰ−ＩＢなど標準コネクタの
接続の有無の検出にも用いることができる。

【００４２】

【効果】以上説明したように本発明の基板端子検出装置
によれば、２以上のアース端子または電源端子を有し、
これらの配置が決まっている基板端子を、簡易な構成で
検出することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例に係るメモリモジュールの
正面図である。

【図２】本発明の第１実施例に係るメモリモジュールが
装着されるコンピュータのメモリの管理方式を示すメモ
リマップである。

【図３】第１実施例に係るメモリモジュールの回路構成
を示すブロック図である。

【図４】本実施例の基板端子検出回路の構成を示す回路
図である。

【図５】図３のデコーダの回路構成を示すブロック図で
ある。

【図６】本発明の第２実施例に係る基板端子検出回路が
装着されるモジールの正面図である。

【図７】第２実施例に係る基板端子検出回路の回路構成
を示すブロック図である。

【図８】ＳＩＭＭの識別端子を示す説明図である。

【符号の説明】

１２ａ拡張コネクタ１６基板端子２０ａＳＩＭＭ２０ｂＳＩＭＭ２６基板端子４０デコーダ５０基板端子検出回路１１０メモリモジュール１５０基板端子検出回路

Claims

【特許請求の範囲】

【請求項１】特定の基板端子を嵌入するためのコネク
タと、基板端子の予め定められた複数のアース接続用ピンの内
の１つにアース電位を印加するアース端子と、前記複数のアース接続用ピンの内の他の１つの電位を検
出する電位検知手段と、前記電位検知手段がアース電位を検出することにより前
記コネクタへの特定の基板端子の嵌入を検出する検出手
段とから成ることを特徴とする基板端子検出装置。
【請求項２】特定の基板端子を嵌入するためのコネク
タと、基板端子の予め定められた複数の電源接続用ピンの内の
１つに電源電位を印加する電源端子と、前記複数の電源接続用ピンの内の他の１つの電位を検出
する電位検知手段と、前記電位検知手段が電源電位を検出することにより前記
コネクタへの特定の基板端子の嵌入を検出する検出手段
とから成る成ることを特徴とする基板端子検出装置。
【請求項３】前記基板端子がＳＩＭＭボードの基板端
子であり、検出手段がＳＩＭＭボードの嵌入を検出する
ことを特徴とする請求項１又は２記載の基板端子検出装
置。