JPH02137043A - 電子機器のメモリ増設装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子機器のメモリ増設手段に関する。

従来の技術 第６図に示すように、電子機器のマザーボード１００に
形成されたコネクタ１０１に、メモリ容量の異なる複数
のメモリボード１０２，１０３゜１０４を選択的に接続
するようにしたメモリ増設装置がある。

発明が解決しようとする課題 従来はメーカーの用意したメモリボードを追加挿着する
ことによりメモリ容量を増設しているが、後日、メモリ
容量をさらに増やす場合には、前に挿着したメモリボー
ドと新たなメモリボードとを付は変えなければならない
。

課題を解決するための手段 多数個の信号ライン端子とボード指定手段に接続された
複数本のボード指定端子と少なくとも一つの選択信号が
供゛給される複数個のボード選択信号端子とを有する本
体コネクタを電子機器に設け。

それぞれメモリを有する複数枚のメモリボードを設け、
これらのメモリボードに前記本体コネクタに接続される
信号ライン端子とボード指定端子とボード選択信号端子
とを有する第一のコネクタと前記本体コネクタと同じ接
続部を備えた第二のコネクタとを設け、前記第一のコネ
クタと前記第二のコネクタとの間にボード指定信号バス
ラインと前記メモリに接続された信号バスラインと配線
組み替えで前記メモリボードの識別信号を発生するボー
ド識別手段とを形成し、前記ボード識別手段と前記ボー
ド指定信号バスラインとの信号を前記ボード指定信号ラ
イン毎に判別する信号判別部を有して前記メモリに接続
された検出手段を設けた。

作用 本体コネクタと第一のコネクタとの接続により電子機器
に接続されたメモリボードに、第一のコネクタと第二の
コネクタとの接続により他のメモリボードを順次接続す
ることができ、これにより、複数のメモリボードを一度
に電子機器の電子回路に接続することができる。また、
ボード識別手段により各メモリボードを識別し、ボード
指定手段により所望のメモリボードを指定することによ
り。

ボード指定手段とボード識別手段との出力を検出手段に
よって検出し選択したメモリボードのメモリをイネーブ
ル状態にすることができる。

実施例 本発明の第一の実施例を第１図に基づいて説明する。１
は電子機器の一部をなすマザーボードで、このマザーボ
ード１には本体コネクタ２が設けられている。３ないし
６はそれぞれメモリ容量の異なるメモリ７を有するメモ
リボードで、これらのメモリボード３ないし６には第一
のコネクタ８と第二のコネクタ９とが設けられている。

そして、マザーボード１には、ローアクティブ信号Ｃ５
１゜Ｃ３２，Ｃ３３，Ｃ３４をボード指定端子１１゜１
２．１３．１４から出力するボード指定手段１５と、接
地部１６と電源部１７とを有する信号供給手段１８とが
設けられている。また、本体コネクタ２には、複数の信
号ライン端子１０と、前記ボード指定端子１１ないし１
４と、接地部１６に接続されてＬの信号を出力するボー
ド選択信号端子１９と、電源部１７に接続された複数の
ボード選択信号端子２０，２１．２２とが配列されてい
る。

次いで、前記各メモリカード３ないし６の第一のコネク
タ８には、前記本体コネクタ２の信号ライン端子１ｏに
接続される信号ライン端子１０と、前記ボード指定端子
１１，１２，１３．１４のそれぞれに接続されるボード
指定端子２３，２４゜２５．２６と、前記ボード選択信
号端子１９，２０．２１．２２のそれぞれに接続される
ボード選択信号端子２７，２８，２９．３０とが配列さ
れている。前記第二のコネクタ９は前記本体コネクタ２
と同様に、信号ライン端子１０とボード設定端子１１な
いし１４とボード選択信号端子１９ないし２２とを有し
ている。

さらに、前記各メモリカード３ないし６には、第一のコ
ネクタ８のボード指定端子２３ないし２６のそれぞれと
第二のコネクタ９のボード指定端子１１ないし１４のそ
れぞれとを接続した複数のボード指定バスラインｅない
しｈと、第−及び第二のコネクタ８．９の信号ライン端
子１０を接続した信号バスラインｉないしｎと、第一の
コネクタ８のボード選択信号端子２７ないし３０のそれ
ぞれと第二のコネクタ９のボード選択信号端子１９ない
し２２のそれぞれとを接続したボード識別手段３１と、
ボード指定バスラインｅないしｈのそれぞれとボード識
別手段３１の出力とがライン毎に入力される検出手段３
２とが設けられている。

第一のコネクタ８に配列された複数のボード選択信号端
子２７，２８，２９．３０はそれぞれ配列順位をずらせ
て第二のコネクタ９に配列されたボード選択信号端子１
９，２０，２１．２２に接続され、これにより、マザー
ボード１の本体コネクタ２にメモリボード３の第一のコ
ネクタ８を接続した状態では、第一のコネクタ８のボー
ド選択信号端子２７と第二のコネクタ９のボード選択信
号端子２０とはマザーボード１の信号供給手段１８の接
地部１６に接続される。また、前記検出手段３２は、前
記ボード指定バスラインｅ＋ｆ＋ｇ＋ｈと前記ボード識
別手段３１のラインａ、ｂ、ｃ。

ｄ毎の出力とを入力する複数の信号判別部である負論理
のアンド回路３３，３４，３５．３６と、これらのアン
ド回路３３，３４，３５．３６の出力を入力する負論理
のオア回路３７とよりなる６すなわち、アンド回路３３
の入力側はボード信号入力端子２３とボード選択信号端
子２７とに接続され、アンド回路３４の入力側はボード
指定端子２４とボード選択信号端子２８とに接続され、
アンド回路３５の入力側はボード指定端子２５とボード
選択信号端子２９とに接続され、アンド回路３６の入力
側はボード指定端子２６とボード選択信号端子３０とに
接続され、前記オア回路３７の出力側は前記メモリ７に
接続されている。メモリ７は前記信号バスラインｉない
しｎに接続されている。

このような構成において、メモリボード３の第一のコネ
クタ８はマザーボード１の本体コネクタ２に接続される
。各メモリボード３，４，５．６は第二のコネクタ９に
第一のコネクタ８を挿入することによにり接続される。

この状態では第一のコネクタ８に配列された複数のボー
ド選択信号端子２７，２８，２９．３０がそれぞれ配列
順位をずらせて第二のコネクタ９に配列されたボード選
択信号端子１９，２０，２１．２２に接続されているの
で、メモリボード３のボード識別手段３１は一番目の出
力ラインａが接地部１６に接続されて［、の信号を受け
、他の出力ラインｂ、ｃ、ｄが電源部１７に接続されて
Ｕの信号を出力する。二番目のメモリボード４のボード
識別手段３１は二番目の出力ラインｂが接地部１６に接
続されてＬの信号を受け、他の出力ラインａ、ｃ、ｄが
電源部１７に接続されてＨの信号を出力する。三番目の
メモリボード５のボード識別手段３１は三番目の出力ラ
インＣが接地部１６に接続されてＬの信号を受け、他の
出力ラインａ、ｂ、ｄが電源部１７に接続されてＩ」の
信号を出力する。四番目のメモリボード６のボード識別
手段３１は四番目の出力ラインｄが接地部１６に接続さ
れてＬの信号を受け、他の出力ラインａ、ｂ、ｃが電源
部１７に接続されてＨの信号を出力する。

この状態で、ボード指定手段１５により使用すべきメモ
リボード３ないし６の何れかを指定する。

すなわち、ローアクティブ信号Ｃ３Ｉを出力すると、メ
モリボード３の検出手段３２はその一番目のアンド回路
３３にり、　　Ｌの信号が入力されるのでＬを出力しメ
モリ７をイネーブル状態にする。

ローアクティブ信号Ｃ３２を出力すると、メモリボード
４の検出手段３２はその二番目のアンド回路３４にり、
Ｌの信号が入力されるのでＬを出力しメモリ７をイネー
ブル状態にする。ローアクティブ信号Ｃ３３を出力する
と、メモリボード５の検出手段３２はその三番目のアン
ド回路３５にり。

Ｌの信号が入力されるのでＬを出力しメモリ７をイネー
ブル状態にする。ローアクティブ信号Ｃ８４を出力する
と、メモリボード６の検出手段３２はその四番目のアン
ド回路３６にり、　　Ｌの信号が入力されるのでＬを出
力しメモリ７をイネーブル状態にする。

したがって、メモリ容量が不足する時はマザーボード１
におけるメモリボードの有無には拘らず必要に応じてメ
モリボードを順次挿着すればよく、ボード指定手段１５
により使用すべきメモリボード３，４，５．６を指定す
ることができる。

次いで、本発明の第二の実施例を第２図に基づいて説明
する。ボード識別手段以外は前記実施例と同様につき同
一符号を用い説明も省略する（以下同様）。本実施例に
おけるボード識別手段３８はボード指定手段１５の出力
ラインａ、ｂ、ｃ。

ｄに対応する複数のスイッチ部３９，４０，４１゜４２
が配列されたデイツブスイッチ４３を有し、これらのス
イッチ部３９，４０，４１．４２の一方の接点をＨの信
号を受給するボード選択信号端子２０．２８と検出手段
３２のアンド回路３３゜３４．３５．３６とに接続し、
スイッチ部３９゜４０．４１．４２の他方の接点をＬの
信号を受給するボード選択信号端子１９．２７に接続す
ることにより構成されている。

このような構成において、第一のメモリボード３は、ボ
ード識別手段３８の一番目のスイッチ部３９のみをオン
することにより一番目の出力ラインａのみがＬの信号を
出力し、ボード指定手段１５からローアクティブ信号Ｃ
８ｌを出力した時に検出手段３２がメモリ７にイネーブ
ル信号を出力する。第二のメモリボード４は、ボード識
別手段３８の二番目のスイッチ部４０のみをオンするこ
とにより二番目の出力ラインｂのみがＬの信号を出力し
、ボード指定手段１５からローアクティブ信号Ｃ３２を
出力した時に検出手段３２がメモリ７にイネーブル信号
を出力する。第三のメモリボード５は、ボード識別手段
３８の三番目のスイッチ部４１のみをオンすることによ
り三番目の出力ラインＣのみがＬの信号を出力し、ボー
ド指定手段１５からローアクティブ信号ＣＳ３を出力し
た時に検出手段３２がメモリ７にイネーブル信号を出力
する。第四のメモリボード６は、ボード識別手段３８の
四番目のスイッチ部４２のみをオンすることにより四番
目の出力ラインｄのみがＬの信号を出力し、ボード指定
手段１５からローアクティブ信号Ｃ５４を出力した時に
検出手段３２がメモリ７にイネーブル信号を出力する。

次いで、本発明の第三の実施例を第３図及び第４図に基
づいて説明する。本実施例におけるボード識別手段４４
は、第二の実施例におけるスイッチ部３９，４０．４１
．４２に代えてマイクロスイッチ４５．４６，４７．４
８が用いられている。

さらに、第４図に示すように、電子機器４９のフレーム
５２の両側には、マザーボード１とメモリボード３ない
し６とを同一面上で摺動自在に保持する案内溝５０が形
成され、さらに、フレーム５２の一側には、各メモリボ
ード３ないし６の何れか一つのマイクロスイッチ４５な
いし４８のアクチュエータに対応する突部５１が配設さ
れている。

このような構成において、フレーム５２の案内溝５０に
メモリボード３ないし６を挿入すると、第一のメモリボ
ード３は、ボード識別手段４４の一番目のマイクロスイ
ッチ４５のみが突部５１によりオン状態に維持され、一
番目の出力ラインａからＬの信号が出力される。また、
第二のメモリボード４は、二番目のマイクロスイッチ４
６のみが突部５１によりオン状態に維持され、第二番目
の出力ラインｂからＬの信号が出力される。第三のメモ
リボード５は、三番目のマイクロスイッチ４７のみが突
部５１によりオン状態に維持され、第三番目の出力ライ
ンＣからＬの信号が出力される。第四のメモリボード５
は、四番目のマイクロスイッチ４８のみが突部５１によ
りオン状態に維持され、四番目の出力ラインｄからＬの
信号が出力される。

したがって、第二の実施例のように、ボード指定手段１
５のローアクティブ状態にする出力ラインを指定するご
とにより、指定されたメモリボード３ないし６の検出手
段３２がメモリ７にイネーブル信号を出力する。

さらに、本発明の第四の実施例を第５図に示す。

本実施例のボード識別手段５３は、第一、第二のコネク
タ８．９に配列されたボード選択信号端子２０．２８に
接続された各メモリボード３ないし６の抵抗５４を直列
に接続し、各メモリボード３ないし６における電源部１
７からの供給電圧の変化により、各メモリボード３ない
し６の識別をするものである。すなわち、第一のコネク
タ８のボード選択信号端子２８と抵抗５４との間には電
圧検出部５５が接続されている。この電圧検出部５５４
はＡ／ＤコンバータとこのＡ／Ｄコンバータの出力を判
断して出力ラインａ、ｂ、ｃ、ｄの何れからＬの信号を
出力するものである。

このような構成において、マザーボード１にメモリボー
ド３，４，５．６を順次接続し最後のメモリボード６の
第二のコネクタ９のボード選択信号端子１９．２０を接
続した状態では、各メモリボード３ないし６の抵抗５４
が直列に接続されて電源部１７に接続される。したがっ
て、信号倶給部１８の電源部１７から各メモリボード３
，４゜５．６の電圧検出部５５に印加される印加電圧が
変化するので、第一のメモリボード３の電圧検出部５５
は一番目の出力ラインａからＬの信号を出力する。第二
のメモリボード４の電圧検出部５５は二番目の出力ライ
ンｂからＬの信号を出力する。

第三のメモリボード５の電圧検出部５５は三番目の出力
ラインＣからＬの信号を出力する。第四のメモリボード
６の電圧検出部５５は四番目の出力ラインｄからＬの信
号を出力する。

したがって、ボード指定手段１５のローアクティブ状態
にする出力ラインを指定することにより、指定されたメ
モリボード３ないし６の検出手段３２がメモリ７にイネ
ーブル信号を出力する。

なお、各メモリボード３ないし６は同一平面上に配列せ
ずに重ねてもよい。

発明の効果 本発明は上述のように構成したので、本体コネクタと第
一のコネクタとの接続により電子機器に接続されたメモ
リボードに、第一のコネクタと第二のコネクタとの接続
により他のメモリボードを順次接続することができ、こ
れにより、複数のメモリボードを一度に電子機器の電子
回路に接続することができ、また、ボード識別手段によ
り各メモリボードを識別し、ボード指定手段により所望
のメモリボードを指定することにより、ボード指定手段
とボード識別手段との出力を検出手段によって検出し選
択したメモリボードのメモリをイネーブル状態にするこ
とができ、したがって、メモリ容量が不足する時は電子
機器におけるメモリボードの有無には拘らず必要に応じ
てメモリボードを順次挿着することができ、さらに、ボ
ード指定手段により使用すべきメモリボードを自由に指
定することができる効果を有する。

【図面の簡単な説明】

第１図は本発明の第一の実施例を示す回路図、第２図は
本発明の第二の実施例を示す回路図、第３図は本発明の
第三の実施例を示す回路図、第４図はその各メモリボー
ドの挿着状態を示す透視図、第５図は本発明の第四の実
施例を示す回路図、第６図はマザーボードとメモリボー
ドとの従来の接続状態を示す平面図である。

Claims (1)

1. 【特許請求の範囲】 １、多数個の信号ライン端子とボード指定手段に接続さ
   れた複数本のボード指定端子と少なくとも一つの選択信
   号が供給される複数個のボード選択信号端子とを有する
   本体コネクタを電子機器に設け、それぞれメモリを有す
   る複数枚のメモリボードを設け、これらのメモリボード
   に前記本体コネクタに接続される信号ライン端子とボー
   ド指定端子とボード選択信号端子とを有する第一のコネ
   クタと前記本体コネクタと同じ接続部を備えた第二のコ
   ネクタとを設け、前記第一のコネクタと前記第二のコネ
   クタとの間にボード指定信号バスラインと前記メモリに
   接続された信号バスラインと配線組み替えで前記メモリ
   ボードの識別信号を発生するボード識別手段とを形成し
   、前記ボード識別手段と前記ボード指定信号バスライン
   との信号を前記ボード指定信号ライン毎に判別する信号
   判別部を有して前記メモリに接続された検出手段を設け
   たことを特徴とする電子機器のメモリ増設装置。 ２、第一のコネクタの選択信号を供給するボード選択信
   号端子の位置と第一のコネクタの選択信号を出力するボ
   ード選択信号端子の位置とを順次ずらせて配列したボー
   ド識別手段としたことを特徴とする請求項１記載の電子
   機器のメモリ増設装置。 ３、ボード識別手段を複数個のディップスイッチにより
   形成したことを特徴とする請求項１記載の電子機器のメ
   モリ増設装置。 ４、ボード識別手段を複数個のマイクロスイッチにより
   形成したことを特徴とする請求項１記載の電子機器のメ
   モリ増設装置。 ５、ボード識別手段を順次直列接続された複数個の抵抗
   により形成したことを特徴とする請求項１記載の電子機
   器のメモリ増設装置。