JPH10283076A - 実装状態検出回路 - Google Patents
実装状態検出回路Info
- Publication number
- JPH10283076A JPH10283076A JP9090866A JP9086697A JPH10283076A JP H10283076 A JPH10283076 A JP H10283076A JP 9090866 A JP9090866 A JP 9090866A JP 9086697 A JP9086697 A JP 9086697A JP H10283076 A JPH10283076 A JP H10283076A
- Authority
- JP
- Japan
- Prior art keywords
- modules
- extension
- electronic device
- mounting state
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 電子装置の複数の増設モジュールの実装状態
を小規模な回路で検出する。 【解決手段】 例えば、増設モジュール群７０1 を構成
するＮ個の増設モジュール６０−１，６０−２，…，６
０−Ｎが電子装置に実装されると、各増設モジュール６
０−１〜６０−Ｎは、各モジュール６０−１〜６０−Ｎ
に形成された短絡ライン６３と連絡ライン６５とによっ
て直列になる。また、増設モジュール６０−１の端子６
１は、ライン６４によって固定レベルに設定され、増設
モジュール６０−Ｎの端子６２は信号ライン８０1 に接
続されている。検出部９０が、信号ライン８０1 のレベ
ルから、増設モジュール６０−１〜６０−Ｎがすべて実
装されたか否かを検出する。
を小規模な回路で検出する。 【解決手段】 例えば、増設モジュール群７０1 を構成
するＮ個の増設モジュール６０−１，６０−２，…，６
０−Ｎが電子装置に実装されると、各増設モジュール６
０−１〜６０−Ｎは、各モジュール６０−１〜６０−Ｎ
に形成された短絡ライン６３と連絡ライン６５とによっ
て直列になる。また、増設モジュール６０−１の端子６
１は、ライン６４によって固定レベルに設定され、増設
モジュール６０−Ｎの端子６２は信号ライン８０1 に接
続されている。検出部９０が、信号ライン８０1 のレベ
ルから、増設モジュール６０−１〜６０−Ｎがすべて実
装されたか否かを検出する。
Description
【０００１】
【発明の属する技術分野】本発明は、製造後に機能拡張
や容量増減等が可能な電子装置に設けられ、増設モジュ
ールの実装状態を検出する実装状態検出回路に関するも
のである。
や容量増減等が可能な電子装置に設けられ、増設モジュ
ールの実装状態を検出する実装状態検出回路に関するも
のである。
【０００２】
【従来の技術】パーソナルコンピュータ等の電子装置で
は、機能拡張や容量増減を行うために、増設モジュール
を追加して増設する。増設モジュールは物理的に本体の
電子装置に接続される小単位の電子装置であり、増設モ
ジュールはソケットやコネクタを介して本体の電子装置
に接続される。本体の電子装置は、増設モジュールの実
装状態を検出する必要があり、この実装状態を検出する
ための実装状態検出回路を備えている。図２は、従来の
実装状態検出回路の例を示す構成図である。従来の実装
状態検出回路は、増設モジュール１０に設けられた端子
１１と、該増設モジュール１０内で端子１１を低レベル
に設定する接地ライン１２と、増設モジュール１０外で
端子１１に接続される信号ライン２０と、信号ライン２
０が接続された検出部３０とで構成されている。検出部
３０内には、信号ライン２０を高レベルにプルアップす
るプルアップ抵抗３１が設けられ、該検出部３０で信号
ライン２０のレベルを検出し、増設モジュール１０の実
装状態を検出するようになっている。このような回路構
成を採用することで、増設モジュール１０が実装された
ときには、信号ライン２０のレベルが低レベルになり、
増設モジュール１０が実装されていないときには、信号
ライン２０が高レベルになる。そのため、検出部３０で
モジュール１０の実装状態が検出できる。なお、プルダ
ウンを用いた逆論理で、モジュール１０の実装状態検出
する場合もある。
は、機能拡張や容量増減を行うために、増設モジュール
を追加して増設する。増設モジュールは物理的に本体の
電子装置に接続される小単位の電子装置であり、増設モ
ジュールはソケットやコネクタを介して本体の電子装置
に接続される。本体の電子装置は、増設モジュールの実
装状態を検出する必要があり、この実装状態を検出する
ための実装状態検出回路を備えている。図２は、従来の
実装状態検出回路の例を示す構成図である。従来の実装
状態検出回路は、増設モジュール１０に設けられた端子
１１と、該増設モジュール１０内で端子１１を低レベル
に設定する接地ライン１２と、増設モジュール１０外で
端子１１に接続される信号ライン２０と、信号ライン２
０が接続された検出部３０とで構成されている。検出部
３０内には、信号ライン２０を高レベルにプルアップす
るプルアップ抵抗３１が設けられ、該検出部３０で信号
ライン２０のレベルを検出し、増設モジュール１０の実
装状態を検出するようになっている。このような回路構
成を採用することで、増設モジュール１０が実装された
ときには、信号ライン２０のレベルが低レベルになり、
増設モジュール１０が実装されていないときには、信号
ライン２０が高レベルになる。そのため、検出部３０で
モジュール１０の実装状態が検出できる。なお、プルダ
ウンを用いた逆論理で、モジュール１０の実装状態検出
する場合もある。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
実装状態検出回路では、次のような課題があった。図３
及び図４は、従来の課題（その１，２）の説明図であ
り、それぞれ、複数の増設モジュールを実装した場合の
実装状態検出回路の例が示されている。複数の増設モジ
ュール１０−１，１０−２，…を一組とした複数の増設
モジュール群４０1 ，４０2 ，…を実装する場合があ
る。このような場合には、個々の増設モジュール１０−
１，１０−２，…の実装し忘れや実装不完全などのこと
も考慮すると、増設モジュール群４０1 ，４０2 ，…ご
とに増設モジュールが完全に実装されたか否かを検出す
る必要がある。図３の実装状態検出回路例は、増設モジ
ュール群４０n （ｎ＝１，２，…）の各増設モジュール
１０−１，１０−２，…に設けられた端子１１−１，１
１−２，…と、接地ライン１２−１，１２−２，…と、
増設モジュール１０−１，１０−２，…外で端子１１−
１，１１−２，…にそれぞれ接続される信号ライン２０
−１，２０−２，…と、検出部３０とで構成されてい
る。検出部３０内には、信号ライン２０−１，２０−
２，…を高レベルにプルアップするプルアップ抵抗３１
−１，３１−２，…が設けられている。即ち、信号ライ
ン２０−１，２０−２，…の本数は、増設モジュール１
０−１，１０−２，…の数だけ必要になっている。
実装状態検出回路では、次のような課題があった。図３
及び図４は、従来の課題（その１，２）の説明図であ
り、それぞれ、複数の増設モジュールを実装した場合の
実装状態検出回路の例が示されている。複数の増設モジ
ュール１０−１，１０−２，…を一組とした複数の増設
モジュール群４０1 ，４０2 ，…を実装する場合があ
る。このような場合には、個々の増設モジュール１０−
１，１０−２，…の実装し忘れや実装不完全などのこと
も考慮すると、増設モジュール群４０1 ，４０2 ，…ご
とに増設モジュールが完全に実装されたか否かを検出す
る必要がある。図３の実装状態検出回路例は、増設モジ
ュール群４０n （ｎ＝１，２，…）の各増設モジュール
１０−１，１０−２，…に設けられた端子１１−１，１
１−２，…と、接地ライン１２−１，１２−２，…と、
増設モジュール１０−１，１０−２，…外で端子１１−
１，１１−２，…にそれぞれ接続される信号ライン２０
−１，２０−２，…と、検出部３０とで構成されてい
る。検出部３０内には、信号ライン２０−１，２０−
２，…を高レベルにプルアップするプルアップ抵抗３１
−１，３１−２，…が設けられている。即ち、信号ライ
ン２０−１，２０−２，…の本数は、増設モジュール１
０−１，１０−２，…の数だけ必要になっている。
【０００４】一般的に電子装置の実装状態検出回路で
は、増設モジュールの制御回路の１機能として、検出部
３０をＩＣに作り込むことが多い。そのため、図３のよ
うに実装状態検出回路を構成すると、ＩＣの端子数が増
加し、装置の高価格化につながる。図４の実装状態検出
回路例では、プルアップ抵抗３１−１，３１−２，…の
位置が変更され、検出部３０の外部に配置されている。
さらに、この実装状態検出回路には、各増設モジュール
群４０1 ，４０2 ，…に対応して論理和回路（以下、Ｏ
Ｒ回路という）５０1 ，５０2 ，…が設けられている。
各ＯＲ回路５０1 ，５０2 ，…の入力側に、各増設モジ
ュール群４０1 ，４０2 ，…中の増設モジュール１０−
１，１０−２，…に接続された信号ライン２０−１，２
０−２，…の群がそれぞれ接続されている。ＯＲ回路５
０1 ，５０2 ，…出力端子が検出部３０に接続されてい
る。図４のように実装状態検出回路を構成することによ
り、検出部３０の端子数は、図３に比べて減じられる
が、ＩＣ外部に別回路が必要になり、部品数の増加によ
ってＩＣ化の効果が半減する。
は、増設モジュールの制御回路の１機能として、検出部
３０をＩＣに作り込むことが多い。そのため、図３のよ
うに実装状態検出回路を構成すると、ＩＣの端子数が増
加し、装置の高価格化につながる。図４の実装状態検出
回路例では、プルアップ抵抗３１−１，３１−２，…の
位置が変更され、検出部３０の外部に配置されている。
さらに、この実装状態検出回路には、各増設モジュール
群４０1 ，４０2 ，…に対応して論理和回路（以下、Ｏ
Ｒ回路という）５０1 ，５０2 ，…が設けられている。
各ＯＲ回路５０1 ，５０2 ，…の入力側に、各増設モジ
ュール群４０1 ，４０2 ，…中の増設モジュール１０−
１，１０−２，…に接続された信号ライン２０−１，２
０−２，…の群がそれぞれ接続されている。ＯＲ回路５
０1 ，５０2 ，…出力端子が検出部３０に接続されてい
る。図４のように実装状態検出回路を構成することによ
り、検出部３０の端子数は、図３に比べて減じられる
が、ＩＣ外部に別回路が必要になり、部品数の増加によ
ってＩＣ化の効果が半減する。
【０００５】複数の増設モジュール１０−１，１０−
２，…を一組とした複数の増設モジュール群４０1 ，４
０2 ，…を実装する場合の例としては、コンピュータ等
が考えられる。この場合、本体の電子装置がコンピュー
タ、各増設モジュール１０−１，１０−２，…がＤＲＡ
Ｍモジュール（ＳＩＭＭ）、増設モジュール群４０1 ，
４０2 ，…がメモリバンク、及び検出部３０がメモリ制
御ＩＣである。コンピュータは、出荷後に、ユーザによ
ってバンク単位でＳＩＭＭの実装が増減される。なお、
増設モジュールの実装とはまったく独立に、ＤＩＰスイ
ッチやソフトウエア等で、増設モジュールの実装状態を
示す方法を採用する場合もあるが、これには人為的なミ
スがつきもので、実装状態と設定との矛盾が生じやすい
という問題があった。
２，…を一組とした複数の増設モジュール群４０1 ，４
０2 ，…を実装する場合の例としては、コンピュータ等
が考えられる。この場合、本体の電子装置がコンピュー
タ、各増設モジュール１０−１，１０−２，…がＤＲＡ
Ｍモジュール（ＳＩＭＭ）、増設モジュール群４０1 ，
４０2 ，…がメモリバンク、及び検出部３０がメモリ制
御ＩＣである。コンピュータは、出荷後に、ユーザによ
ってバンク単位でＳＩＭＭの実装が増減される。なお、
増設モジュールの実装とはまったく独立に、ＤＩＰスイ
ッチやソフトウエア等で、増設モジュールの実装状態を
示す方法を採用する場合もあるが、これには人為的なミ
スがつきもので、実装状態と設定との矛盾が生じやすい
という問題があった。
【０００６】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、電子装置に実装された第１番目から第Ｎ
番目までの増設モジュールの実装状態を検出する実装状
態検出回路において、次のような構成にしている。即
ち、本発明の実装状態検出回路は、前記各増設モジュー
ルにそれぞれ形成され、該各増設モジュールに設けられ
た第１の端子と第２の端子との間を短絡する短絡ライン
と、前記第１番目の増設モジュールが前記電子装置に実
装されたとき該第１番目の増設モジュールの第１の端子
を固定レベルに設定する固定レベル手段と、前記第１番
目から第Ｎ番目までの増設モジュールがそれぞれ前記電
子装置に実装されたとき、前側の増設モジュールの第２
の端子と後側の増設モジュールの第１の端子とをそれぞ
れ接続する連絡ラインと、前記Ｎ番目の増設モジュール
が前記電子装置に実装されたとき、該Ｎ番目の増設モジ
ュールに接続される信号ラインと、前記第１番目から第
Ｎ番目までの増設モジュールが前記電子装置に実装され
て前記信号ラインと前記固定レベルとが直列になったと
きの該信号ラインのレベルと、該第１番目から第Ｎ番目
までの増設モジュールのうちの１つ以上の増設モジュー
ルが該電子装置に実装されていないときの該信号ライン
のレベルとを比較し、該第１番目から第Ｎ番目まで増設
モジュールがすべて実装されたか否かを検出する検出部
とで、構成している。
に、本発明は、電子装置に実装された第１番目から第Ｎ
番目までの増設モジュールの実装状態を検出する実装状
態検出回路において、次のような構成にしている。即
ち、本発明の実装状態検出回路は、前記各増設モジュー
ルにそれぞれ形成され、該各増設モジュールに設けられ
た第１の端子と第２の端子との間を短絡する短絡ライン
と、前記第１番目の増設モジュールが前記電子装置に実
装されたとき該第１番目の増設モジュールの第１の端子
を固定レベルに設定する固定レベル手段と、前記第１番
目から第Ｎ番目までの増設モジュールがそれぞれ前記電
子装置に実装されたとき、前側の増設モジュールの第２
の端子と後側の増設モジュールの第１の端子とをそれぞ
れ接続する連絡ラインと、前記Ｎ番目の増設モジュール
が前記電子装置に実装されたとき、該Ｎ番目の増設モジ
ュールに接続される信号ラインと、前記第１番目から第
Ｎ番目までの増設モジュールが前記電子装置に実装され
て前記信号ラインと前記固定レベルとが直列になったと
きの該信号ラインのレベルと、該第１番目から第Ｎ番目
までの増設モジュールのうちの１つ以上の増設モジュー
ルが該電子装置に実装されていないときの該信号ライン
のレベルとを比較し、該第１番目から第Ｎ番目まで増設
モジュールがすべて実装されたか否かを検出する検出部
とで、構成している。
【０００７】本発明によれば、以上のように実装状態検
出回路を構成したので、第１番目から第Ｎ番目までの増
設モジュールを電子装置に実装すると、これら第１番目
から第Ｎ番目までの増設モジュールが短絡ラインと連絡
ラインと信号ラインとで直列に接続される。そして、信
号ラインは、固定レベル手段から与えられたレベルにな
る。検出部により、その信号ラインのレベルから、第１
番目から第Ｎ番目まで増設モジュールがすべて実装され
たか否かが検出される。従って、前記課題を解決できる
のである。
出回路を構成したので、第１番目から第Ｎ番目までの増
設モジュールを電子装置に実装すると、これら第１番目
から第Ｎ番目までの増設モジュールが短絡ラインと連絡
ラインと信号ラインとで直列に接続される。そして、信
号ラインは、固定レベル手段から与えられたレベルにな
る。検出部により、その信号ラインのレベルから、第１
番目から第Ｎ番目まで増設モジュールがすべて実装され
たか否かが検出される。従って、前記課題を解決できる
のである。
【０００８】
【発明の実施の形態】図１は、本発明の実施形態を示す
実装状態検出回路の構成図である。この実装状態検出回
路は、１番目からＮ番目までの増設モジュール６０−
１，６０−２，…，６０−Ｎをそれぞれ有する複数の増
設モジュール群７０1 ，７０2 ，…を電子装置に実装し
た場合に、各増設モジュール６０−１，６０−２，…の
実装状態を増設モジュール群７０1 ，７０2 ，…単位に
検出する回路である。ただし、Ｎは２以上の整数であ
り、増設モジュール群７０1 ，７０2 ，…ごとに任意に
決められるものとする。電子装置は例えばコンピュータ
であり、増設モジュール群７０1 ，７０2 ，…を構成す
る各増設モジュール６０−１，６０−２，…，６０−Ｎ
は、ＤＲＡＭモジュール（ＳＩＭＭ）であり、該増設モ
ジュール群７０1 ，７０2 ，…がそれぞれメモリバンク
になっている。メモリバンクはそれぞれ大きなボードで
構成され、増設モジュール６０−１，６０−２，…，６
０−Ｎがそのボードに搭載されている。以下に、実装状
態検出回路の構成を説明する。
実装状態検出回路の構成図である。この実装状態検出回
路は、１番目からＮ番目までの増設モジュール６０−
１，６０−２，…，６０−Ｎをそれぞれ有する複数の増
設モジュール群７０1 ，７０2 ，…を電子装置に実装し
た場合に、各増設モジュール６０−１，６０−２，…の
実装状態を増設モジュール群７０1 ，７０2 ，…単位に
検出する回路である。ただし、Ｎは２以上の整数であ
り、増設モジュール群７０1 ，７０2 ，…ごとに任意に
決められるものとする。電子装置は例えばコンピュータ
であり、増設モジュール群７０1 ，７０2 ，…を構成す
る各増設モジュール６０−１，６０−２，…，６０−Ｎ
は、ＤＲＡＭモジュール（ＳＩＭＭ）であり、該増設モ
ジュール群７０1 ，７０2 ，…がそれぞれメモリバンク
になっている。メモリバンクはそれぞれ大きなボードで
構成され、増設モジュール６０−１，６０−２，…，６
０−Ｎがそのボードに搭載されている。以下に、実装状
態検出回路の構成を説明する。
【０００９】各増設モジュール６０−１，６０−２，
…，６０−Ｎには、実装状態を検出するための第１の端
子６１と第２の端子６２とが設けられている。端子６１
と端子６２とは短絡ライン６３で短絡されている。これ
ら、端子６１と端子６２と短絡ライン６３とは、本実施
形態の実装状態検出回路の一部を構成するものである。
各増設モジュール群７０1 ，７０2 ，…において、増設
モジュール６０−１の端子６１は、固定レベル設定手段
であるライン６４によって低レベルに固定されている。
各増設モジュール６０−１，６０−２，…，６０−（Ｎ
−１）の端子６２は、後側に隣り合う各増設モジュール
６０−２，６０−３，…，６０−Ｎの端子６１にそれぞ
れ連絡ライン６５で接続されている。そして、増設モジ
ュール６０−Ｎの端子６２が、増設モジュール群７
０1 ，７０2 ，…ごとに設けられた信号ライン８０1 ，
８０2 ，…にそれぞれ接続されている。これらの信号ラ
イン８０1 ，８０2 ，…が、検出部９０に接続されてい
る。検出部９０は、メモリ制御ＩＣであり、内部に各信
号ライン８０1 ，８０2 ，…の信号レベルをそれぞれプ
ルアップするプルアップ抵抗９１1 ，９１2 ，…を有し
ている。検出部９０は信号ライン８０1 ，８０2 ，…の
レベルを検出し、各増設モジュール群７０1 ，７０2 ，
…ごとに、増設モジュール６０−１，６０−２，…，６
０−Ｎの実装状態を検出する機能を有している。
…，６０−Ｎには、実装状態を検出するための第１の端
子６１と第２の端子６２とが設けられている。端子６１
と端子６２とは短絡ライン６３で短絡されている。これ
ら、端子６１と端子６２と短絡ライン６３とは、本実施
形態の実装状態検出回路の一部を構成するものである。
各増設モジュール群７０1 ，７０2 ，…において、増設
モジュール６０−１の端子６１は、固定レベル設定手段
であるライン６４によって低レベルに固定されている。
各増設モジュール６０−１，６０−２，…，６０−（Ｎ
−１）の端子６２は、後側に隣り合う各増設モジュール
６０−２，６０−３，…，６０−Ｎの端子６１にそれぞ
れ連絡ライン６５で接続されている。そして、増設モジ
ュール６０−Ｎの端子６２が、増設モジュール群７
０1 ，７０2 ，…ごとに設けられた信号ライン８０1 ，
８０2 ，…にそれぞれ接続されている。これらの信号ラ
イン８０1 ，８０2 ，…が、検出部９０に接続されてい
る。検出部９０は、メモリ制御ＩＣであり、内部に各信
号ライン８０1 ，８０2 ，…の信号レベルをそれぞれプ
ルアップするプルアップ抵抗９１1 ，９１2 ，…を有し
ている。検出部９０は信号ライン８０1 ，８０2 ，…の
レベルを検出し、各増設モジュール群７０1 ，７０2 ，
…ごとに、増設モジュール６０−１，６０−２，…，６
０−Ｎの実装状態を検出する機能を有している。
【００１０】次に、この実装状態検出回路の動作を説明
する。各増設モジュール群７０1 ，７０2 ，…におい
て、すべての増設モジュール６０−１，６０−２，…，
６０−Ｎが完全に実装されると、各信号ライン８０1 ，
８０2 ，…は、連絡ライン６５及び短絡ライン６３を介
してライン６４にそれぞれ直列に接続される。そのた
め、信号ライン８０1 ，８０2 ，…のレベルは、それぞ
れ低レベルになる。逆に、各増設モジュール群７０1 ，
７０2 ，…において、ひとつでも増設モジュールが正常
に実装されていない場合には、信号ライン８０1 ，８０
2 ，…のレベルは高レベルになる。検出部９０により、
この信号ライン８０1 ，８０2 ，…のレベルを比較する
ことで、増設モジュール群７０1 ，７０2 ，…単位で、
増設モジュールの実装状態が検出される。
する。各増設モジュール群７０1 ，７０2 ，…におい
て、すべての増設モジュール６０−１，６０−２，…，
６０−Ｎが完全に実装されると、各信号ライン８０1 ，
８０2 ，…は、連絡ライン６５及び短絡ライン６３を介
してライン６４にそれぞれ直列に接続される。そのた
め、信号ライン８０1 ，８０2 ，…のレベルは、それぞ
れ低レベルになる。逆に、各増設モジュール群７０1 ，
７０2 ，…において、ひとつでも増設モジュールが正常
に実装されていない場合には、信号ライン８０1 ，８０
2 ，…のレベルは高レベルになる。検出部９０により、
この信号ライン８０1 ，８０2 ，…のレベルを比較する
ことで、増設モジュール群７０1 ，７０2 ，…単位で、
増設モジュールの実装状態が検出される。
【００１１】以上のように、本実施形態では、各増設モ
ジュール６０−１，６０−２，…，６０−Ｎに端子６
１，６２を短絡する短絡ライン６３を形成し、固定した
低レベルに接続するライン６４と、増設モジュール６０
−１，６０−２，…，６０−Ｎ間を接続する連絡ライン
６５と、プルアップされる信号ライン８０1 ，８０2 ，
…とを増設モジュール群７０1 ，７０2 ，…単位に設け
たので、検出部９０の端子数が増したり余分な論理回路
を追加することなく、各増設モジュール群７０1，７０
2 ，…における増設モジュール６０−１，６０−２，
…，６０−Ｎの実装状態を検出できる。よって、基板上
に増設モジュールとその制御ＩＣを実装する場合、従来
にくらべて該ＩＣの端子数が少ないので、基板上の配線
が容易になると共に回路増加がない。そのため、電子装
置を従来よりも安価にできるうえに、小型化できる。な
お、本発明は、上記実施形態に限定されず種々の変形が
可能である。
ジュール６０−１，６０−２，…，６０−Ｎに端子６
１，６２を短絡する短絡ライン６３を形成し、固定した
低レベルに接続するライン６４と、増設モジュール６０
−１，６０−２，…，６０−Ｎ間を接続する連絡ライン
６５と、プルアップされる信号ライン８０1 ，８０2 ，
…とを増設モジュール群７０1 ，７０2 ，…単位に設け
たので、検出部９０の端子数が増したり余分な論理回路
を追加することなく、各増設モジュール群７０1，７０
2 ，…における増設モジュール６０−１，６０−２，
…，６０−Ｎの実装状態を検出できる。よって、基板上
に増設モジュールとその制御ＩＣを実装する場合、従来
にくらべて該ＩＣの端子数が少ないので、基板上の配線
が容易になると共に回路増加がない。そのため、電子装
置を従来よりも安価にできるうえに、小型化できる。な
お、本発明は、上記実施形態に限定されず種々の変形が
可能である。
【００１２】例えば、上記実施形態では、信号ライン８
０1 ，８０2 ，…を抵抗９１1 ，９１2 ，…でプルアッ
プし、ライン６４で端末を低レベルに固定しているが、
増設モジュール６０−１，６０−２，…，６０−Ｎの実
装状態で各信号ライン８０1，８０2 ，…のレベルを差
別化できればよいので、逆の論理で構成してもよい。ま
た、上記実施形態ではとくに触れていないが、増設モジ
ュール６０−１，６０−２，…，６０−Ｎをコネクタで
搭載する場合のように、逆差しや片側差し（斜め差し）
等が起きる場合には、端子６１，６２をコネクタの両端
近くで非対称な位置に設けておけば、これらの逆差しや
片側差しによる実装状態の異常検出も可能になり、実装
状態の検出の信頼度が高まる。
０1 ，８０2 ，…を抵抗９１1 ，９１2 ，…でプルアッ
プし、ライン６４で端末を低レベルに固定しているが、
増設モジュール６０−１，６０−２，…，６０−Ｎの実
装状態で各信号ライン８０1，８０2 ，…のレベルを差
別化できればよいので、逆の論理で構成してもよい。ま
た、上記実施形態ではとくに触れていないが、増設モジ
ュール６０−１，６０−２，…，６０−Ｎをコネクタで
搭載する場合のように、逆差しや片側差し（斜め差し）
等が起きる場合には、端子６１，６２をコネクタの両端
近くで非対称な位置に設けておけば、これらの逆差しや
片側差しによる実装状態の異常検出も可能になり、実装
状態の検出の信頼度が高まる。
【００１３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、各第１番目から第Ｎ番目までの増設モジュールに
形成された短絡ラインと、第１番目の増設モジュールを
固定レベルに設定する固定レベル設定手段と、各増設モ
ジュール間を接続する連絡ラインと、第Ｎ番目の増設モ
ジュールに接続される信号ラインと、検出部とを実装状
態検出回路に備え、検出部で信号ラインのレベルに基づ
いて第１番目から第Ｎ番目まで増設モジュールの実装状
態を検出するようにしたので、ＩＣ等の端子数の増加
や、論理回路等の追加のない実装状態検出回路を実現で
きる。
れば、各第１番目から第Ｎ番目までの増設モジュールに
形成された短絡ラインと、第１番目の増設モジュールを
固定レベルに設定する固定レベル設定手段と、各増設モ
ジュール間を接続する連絡ラインと、第Ｎ番目の増設モ
ジュールに接続される信号ラインと、検出部とを実装状
態検出回路に備え、検出部で信号ラインのレベルに基づ
いて第１番目から第Ｎ番目まで増設モジュールの実装状
態を検出するようにしたので、ＩＣ等の端子数の増加
や、論理回路等の追加のない実装状態検出回路を実現で
きる。
【図１】本発明の実施形態を示す実装状態検出回路の構
成図である。
成図である。
【図２】従来の実装状態検出回路の例を示す構成図であ
る。
る。
【図３】従来の課題（その１）の説明図である。
【図４】従来の課題（その２）の説明図である。
６０−１，６０−２，…，６０−Ｎ 増設モジュー
ル ６１，６２ 第１，第２の
端子 ６３ 短絡ライン ６４ 固定レベル設
定手段 ６５ 連絡ライン ７０1 ，７０2 ，… 増設モジュー
ル群 ８０1 ，８０2 ，… 信号ライン ９０ 検出部 ９１1 ，９１2 ，… プルアップ抵
抗
ル ６１，６２ 第１，第２の
端子 ６３ 短絡ライン ６４ 固定レベル設
定手段 ６５ 連絡ライン ７０1 ，７０2 ，… 増設モジュー
ル群 ８０1 ，８０2 ，… 信号ライン ９０ 検出部 ９１1 ，９１2 ，… プルアップ抵
抗
Claims (1)
- 【請求項１】 電子装置に実装された第１番目から第Ｎ
（Ｎは２以上の任意の整数）番目までの増設モジュール
の実装状態を検出する実装状態検出回路において、 前記各増設モジュールにそれぞれ形成され、該各増設モ
ジュールに設けられた第１の端子と第２の端子との間を
短絡する短絡ラインと、 前記第１番目の増設モジュールが前記電子装置に実装さ
れたとき、該第１番目の増設モジュールの第１の端子を
固定レベルに設定する固定レベル設定手段と、前記第１
番目から第Ｎ番目までの増設モジュールがそれぞれ前記
電子装置に実装されたとき、前側の増設モジュールの第
２の端子と後側の増設モジュールの第１の端子とをそれ
ぞれ接続する連絡ラインと、 前記Ｎ番目の増設モジュールが前記電子装置に実装され
たとき該Ｎ番目の増設モジュールに接続される信号ライ
ンと、 前記第１番目から第Ｎ番目までの増設モジュールが前記
電子装置に実装されて前記信号ラインと前記固定レベル
とが直列になったときの該信号ラインのレベルと、該第
１番目から第Ｎ番目までの増設モジュールのうちの１つ
以上の増設モジュールが該電子装置に実装されていない
ときの該信号ラインのレベルとを比較し、該第１番目か
ら第Ｎ番目まで増設モジュールがすべて実装されたか否
かを検出する検出部とを、 備えたことを特徴とする実装状態検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9090866A JPH10283076A (ja) | 1997-04-09 | 1997-04-09 | 実装状態検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9090866A JPH10283076A (ja) | 1997-04-09 | 1997-04-09 | 実装状態検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10283076A true JPH10283076A (ja) | 1998-10-23 |
Family
ID=14010469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9090866A Pending JPH10283076A (ja) | 1997-04-09 | 1997-04-09 | 実装状態検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10283076A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010098582A (ja) * | 2008-10-17 | 2010-04-30 | Nec Commun Syst Ltd | 出力停止制御回路と通信装置及び出力停止制御方法 |
| JP2012253992A (ja) * | 2011-06-07 | 2012-12-20 | Mitsubishi Electric Corp | ディジタルリレー |
-
1997
- 1997-04-09 JP JP9090866A patent/JPH10283076A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010098582A (ja) * | 2008-10-17 | 2010-04-30 | Nec Commun Syst Ltd | 出力停止制御回路と通信装置及び出力停止制御方法 |
| JP2012253992A (ja) * | 2011-06-07 | 2012-12-20 | Mitsubishi Electric Corp | ディジタルリレー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426879B1 (en) | Load adjustment board and data processing apparatus | |
| US7027307B2 (en) | Clock routing in multiple channel modules and bus systems | |
| EP1422717B1 (en) | Memory system and memory subsystem | |
| US5953215A (en) | Apparatus and method for improving computer memory speed and capacity | |
| US6266252B1 (en) | Apparatus and method for terminating a computer memory bus | |
| US7045891B2 (en) | Sockets for module extension and memory system using same | |
| US5293636A (en) | Module for insertion into a multi-module system having electronic keying for preventing power to improperly connected modules with improperly configured diode connections | |
| US5524232A (en) | Device for receiving and adapting a set of computer memory modules to a single computer memory module receiving socket | |
| US4700274A (en) | Ring-connected circuit module assembly | |
| US20070115712A1 (en) | Apparatus and method for mounting microelectronic devices on a mirrored board assembly | |
| JP2003085122A (ja) | コンピュータシステムおよびスイッチコネクタ | |
| US12007928B2 (en) | Signal bridging using an unpopulated processor interconnect | |
| JPH10283076A (ja) | 実装状態検出回路 | |
| US6108228A (en) | Quad in-line memory module | |
| JP2002298953A (ja) | コネクタ | |
| JP2000284873A (ja) | メモリ回路基板 | |
| EP0464468B1 (en) | Semiconductor memory device | |
| US6081862A (en) | Switching system for optimization of signal reflection | |
| US6499071B1 (en) | Interconnection system | |
| JP2001101857A (ja) | 高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法 | |
| JP2003142790A (ja) | 電子システム | |
| JP2005063448A (ja) | 積層型メモリモジュールおよびメモリシステム | |
| JPH02137043A (ja) | 電子機器のメモリ増設装置 | |
| US6239714B1 (en) | Controller for use in an interconnection system | |
| JP3081685B2 (ja) | 拡張型回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040408 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060428 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060912 |