KR0157254B1 - 브이엠이 버스 시스템상의 메모리보드를 위한 어드레스맵 설정회로 - Google Patents

브이엠이 버스 시스템상의 메모리보드를 위한 어드레스맵 설정회로

Info

Publication number
KR0157254B1
KR0157254B1 KR1019940026521A KR19940026521A KR0157254B1 KR 0157254 B1 KR0157254 B1 KR 0157254B1 KR 1019940026521 A KR1019940026521 A KR 1019940026521A KR 19940026521 A KR19940026521 A KR 19940026521A KR 0157254 B1 KR0157254 B1 KR 0157254B1
Authority
KR
South Korea
Prior art keywords
board
address map
address
master
slave
Prior art date
Application number
KR1019940026521A
Other languages
English (en)
Other versions
KR960015226A (ko
Inventor
김경한
Original Assignee
정장호
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신주식회사 filed Critical 정장호
Priority to KR1019940026521A priority Critical patent/KR0157254B1/ko
Publication of KR960015226A publication Critical patent/KR960015226A/ko
Application granted granted Critical
Publication of KR0157254B1 publication Critical patent/KR0157254B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G06F13/1631—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests through address comparison
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0044—Versatile modular eurobus [VME]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Small-Scale Networks (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 브이엠이 버스(VMEbus) 시스템 상의 메모리 보드와 관련된 것으로서, 종래에는 이러한 시스템의 브이엠이 버스 시스템의 구성 변경이 가해져야 하는 환경 등에서 그 시스템의 메모리 어드레스맵을 변경할 때는 시스템 메모리를 보드에서 뽑아낸 후 변경되는 어드레스맵으로 다시 기입 처리한 후 이를 기판에 꽂는 등의 복잡하고 까다로운 작업에 의하여 이루어지고 있기 때문에 이러한 시스템의 이용효율을 저하시키고 그 변경에 따른 가격부담이 크게 되는 등의 문제점을 피하기 어려운 것이었다.
본 발명은 종래의 이러한 문제점을 개선할 수 있도록 브이엠이 보드의 마스터측 및 슬레이브측과 관련하여 어드레스맵을 필요에 따라 설정할 수 있도록 한 복수의 스위치 수단과, 이 스위치수단에 의하여 설정되어져 있는 어드레스맵과 마스터 및 슬레이브 보드측에서 제공되는 어드레스와의 비교를 행하는 비교수단 등을 포함하는 구성으로 되는 브이엠이 버스 시스템 상의 메모리 보드를 위한 어드레스맵 설정회로를 제공하는데 있다.

Description

브이엠이 버스 시스템 상의 메모리 보드를 위한 어드레스맵 설정 회로
첨부된 도면은 본 발명의 시스템 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 어드레스맵설정회로 11, 12, 13 : 제1,2,3 로타리 스위치
14, 15 : 제1,2 비교기 16 : 오어게이트
본 발명은 브이엠이 버스(VMEbus) 시스템 상의 메모리 보드와 관련된 것으로서, 이는 특히 이러한 시스템의 브이엠이 버스 시스템의 구성 변경이 가해져야 하는 환경 등에서 신속하고 용이하게 그 시스템의 메모리 어드레스맵을 변경할 수 있도록 한 어드레스맵 설정회로에 관한 것이다.
일반적인 브이엠이 버스 시스템 상의 버스마스터(BUS Master)는 시스템에서의 데이터리드(Data Read)나 라이트 사이클(Write Cycle)을 수행하고자 할 때는 먼저 브이엠이 버스 어드레스를 드라이브(Drive)하고 나서, 다시 브이엠이 어드레스 스트로브(AS*) 신호와 그 밖의 신호들을 드라이브하여 해당 슬레이브(Slave) 보드로부터 브이엠이 인지(DTACK*) 신호가 올 때까지 대기 상태로 있게 된다.
이 대기 상태의 브이엠이 버스 마스터 보드가 브이엠이 버스 슬레이브 보드로부터 브이엠이 인지(DTACK*) 신호를 받게 되면 정상적으로 브이엠이 버스 사이클은 끝나게 된다.
만일, 브이엠이 버스 슬레이브 보드로부터 브이엠이 인지(DTACK*) 신호를 일정기간(타임종료기간)동안 받지 못하면 버스 사이클 에러를 발생하게 된다.
물론, 브이엠이 버스상의 2개 이상의 보드가 동시에 브이엠이 버스 인지(DTACK*) 신호를 동시에 드라이브하게 되어도 브이엠이 버스 사이클 에러를 발생시키게 된다.
이러한 브이엠이 버스 에러를 발생시키지 않고 정상적인 버스 사이클을 수행하도록 하기 위해서는 브이엠이 슬레이브 보드는 브이엠이 마스터 보드가 드라이브 한 어드레스를 감지하여 자신의 브이엠이 어드레스맵에 해당되는지 정확하게 판단하고, 자신의 브이엠이 어드레스맵과 일치하면 브이엠이 버스 슬레이브를 수행한 후, 브이엠이 버스 마스터 보드에게로 브이엠이 인지(DTACK*) 신호를 보내주어야 한다.
만일, 브이엠이 버스 마스터가 드라이브한 브이엠이 어드레스가 자신의 브이엠이 어드레스맵에 해당되지 않으면 아무런 반응도 보이지 말아야 한다.
따라서, 브이엠이 버스 시스템 상의 모든 보드들은 고유의 브이엠이 어드레스맵을 가지고 있어야 하는데, 이러한 브이엠이 보드의 어드레스맵들은 브이엠이 버스 시스템 구성방법에 따라 변경을 필요로 하게 되는 것이다.
그러나, 종래에는 이러한 어드레스맵을 변경하고져할 때는 시스템의 메모리에 일일이 재기억 설정하지 않으면 아니되기 때문에 그 시스템 이용 환경을 까다롭게 하면서 불편한 것이었다.
본 발명의 목적은 상기와 같은 시스템 환경에서 브이엠이 보드의 어드레스맵을 필요에 따라 신속하고 용이하게 변경시킬 수 있도록 함으로써 이러한 시스템 이용 환경을 편리하게 이룰 수 있도록 한 어드레스맵 설정회로를 제공하는데 있다.
본 발명은 특히 상기예의 목적을 구현할 수 있도록 브이엠이 보드의 마스터측 및 슬레이브측과 관련하여 어드레스맵을 필요에 따라 설정할 수 있도록 한 복수의 스위치 수단과, 이 스위치 수단에 의하여 설정되어져 있는 어드레스맵과 마스터 및 슬레이브 보드측에서 제공되는 어드레스와의 비교를 행하는 비교수단 등을 포함하는 구성의 어드레스맵 설정회로를 특징으로 하는 것이다.
본 발명은 또한 상기 브이엠이 어드레스맵 설정회로는 브이엠이 보드의 마스터측 및 슬레이브측과 관련하여 어드레스맵을 필요에 따라 설정할 수 있도록 한 복수의 로타리스위치와, 이 로타리스위치와 연결되어져서 브이엠이 어드레스와 자신의 보드 설정 어드레스를 비교하는 마스터측 및 슬레이브측 비교기 등을 포함하는 구성의 어드레스맵 설정회로를 특징으로 하는 것이다.
이하에서 첨부된 도면과 함께 본 발명을 좀더 구체적으로 설명하여 봄으로써 본 발명의 보다 상세한 특징들이 이해될 수 있을 것이다.
즉, 첨부된 도면은 본 발명에 의한 어드레스맵 설정회로(1)를 나타내었다.
여기서는 브이엠이 보드의 어드레스맵을 필요에 따라 설정할 수 있도록 한 마스터측 및 슬레이브측의 제1,2,3 로타리스위치(11, 12, 13)와, 이들 로타리스위치(11∼13)와 연결되어져서 브이엠이 어드레스와 자신의 보드 설정 어드레스를 비교하는 마스터측 및 슬레이브측의 제1,2 비교기(14, 15) 및 이들 비교기(14, 15)의 출력에 이어져서 이들 출력을 후단으로 전달하는 오어게이트(16) 등을 포함한 구성으로 되어져 있다.
또, 상기 제1,2,3 로터리스위치(11∼13)는 16진수를 생성하는 헥사 디시멀 로터리 스위치로 되어져 있고, 이들 로터리스위치(11∼13)와 제1,2 비교기(14, 15)와의 사이에는 논리전압을 발생시키는 저항회로가 삽입되어져 있으며, 이들 비교기(14, 15)의 입력포트에는 마스터보드측으로부터의 어드레스 신호 및 제어신호 등을 입력받도록 연결되어져 있고, 슬레이브보드측으로부터의 어드레스 신호 등을 입력받도록 연결되어져 있다.
이러한 구성의 본 발명은 그 작용 및 효과가 다음과 같다.
즉, 본 발명에 의한 어드레스맵설정회로(1)는 다음의 수순으로 그 동작을 진행한다.
첫째로, 브이엠이 버스 마스터 보드가 브이엠이 리드(라이트) 사이클을 수행하기 위해서 브이엠이 어드레스(A31:A01)를 제1 비교기(14)측으로 드라이브하고, 이후 브이엠이 어드레스 스토로브(AS*) 신호와 기타 제어신호를 제1 비교기(14)측으로 제공한다.
둘째로, 브이엠이 슬레이브 보드는 브이엠이 아스터 보드가 드라이브한 브이엠이어드레스(A31:A01)를 감지하여 자신의 브이엠이 어드레스맵과 일치하는지 판단하기 위해 브이엠이 어드레스A31:A28는 제1 로타리스위치(11)로 설정한 헥사 디시멀 값과, 브이엠이 어드레스 A27:A24는 제2 로타리스위치(12)로 설정한 헥사 디시멀 값과 제1 비교기(14)로 비교하고, 마찬가지로 브이엠이 어드레스A23:A20는 제3 로타리스위치(13)로 설정한 값과 제2 비교기(15)로 비교한다.
상기 제1,2 비교기(14, 15)로 비교된 어드레스와 자신의 브이엠이 어드레스 맵이 일치하면 브이엠이 슬레이브 칩 선택(CS*) 신호를 자신의 로컬(Local)로 드라이브하여 정상적인 사이클을 수행할 수 있게 되는 것이다.
이러한 상태에서 브이엠이 버스 시스템 상의 구성변경으로 보드의 브이엠이 어드레스맵을 바꾸고자할 때는 상기 제1,2,3 로타리스위치(11∼13)의 설정값을 변경함에 의하여 신속히 바꾸어 줄 수가 있는 것이다.
참고로, 상기 제1,2,3 로타리스위치(11∼13)들은 이것의 스위치 기능을 다음과 같이 나타내었다.
* 0는 접지측과 이어진 상태이며, x는 접치측과 떨어진 상태임
이와 같은 본 발명은 브이엠이 버스 시스템 상에서 브이엠이 버스용 보드들의 구성 방법에 따라 시스템 상의 브이엠이 버스 어드레스맵의 변경이 필요한 경우 스위치 수단 등에 의하여 신속하고 용이하게 변경할 수 있도록 함으로써 이러한 시스템의 맵 변경시의 비용 절감을 유도할 수 있으면서도 시스템 이용의 이용 효율을 극대화할 수 있는 등의 유익한 특징이 있는 것이다.

Claims (3)

  1. 브이엠이 보드의 마스터측 및 슬레이브측과 관련하여 어드레스맵을 필요에 따라 설정할 수 있도록 한 복수의 스위치 수단과, 이 스위치 수단에 의하여 설정되어져 있는 어드레스맵과 마스터 및 슬레이브 보드측에서 제공되는 어드레스와의 비교를 행하는 비교수단 등을 포함하는 구성을 특징으로 하는 브이엠이 버스 시스템 상의 메모리 보드를 위한 어드레스맵 설정회로.
  2. 제1항에 있어서, 상기 어드레스맵 설정회로의 스위치 수단은 브이엠이 보드의 마스터측 및 슬레이브측과 관련하여 어드레스맵을 필요에 따라 설정할 수 있도록 한 제1,2,3 로타리스위치(11, 12, 13)와, 이들 로타리스위치(11, 12, 13)와 연결되어져서 브이엠이 어드레스와 자신의 보드 설정 어드레스를 비교하는 마스터측 및 슬레이브측의 제1,2 비교기(14, 15) 및, 상기 제1,2 비교기(14, 15)의 출력측에 이어져서 출력을 후단으로 전달하는 오어게이트(16) 등을 포함하는 구성을 특징으로 하는 브이엠이 버스 시스템 상의 메모리 보드를 위한 어드레스맵 설정회로.
  3. 제1항 또는 제2항에 있어서, 상기 제1,2,3 로터리스위치(11, 12, 13)는 16진수의 헥사 디시멀 논리 출력을 발생시키도록 한 헥사 디시멀 로터리 스위치로 된 것을 특징으로 하는 브이엠이 버스 시스템 상의 메모리 보드를 위한 어드레스맵 설정회로.
KR1019940026521A 1994-10-17 1994-10-17 브이엠이 버스 시스템상의 메모리보드를 위한 어드레스맵 설정회로 KR0157254B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940026521A KR0157254B1 (ko) 1994-10-17 1994-10-17 브이엠이 버스 시스템상의 메모리보드를 위한 어드레스맵 설정회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940026521A KR0157254B1 (ko) 1994-10-17 1994-10-17 브이엠이 버스 시스템상의 메모리보드를 위한 어드레스맵 설정회로

Publications (2)

Publication Number Publication Date
KR960015226A KR960015226A (ko) 1996-05-22
KR0157254B1 true KR0157254B1 (ko) 1998-11-16

Family

ID=19395240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940026521A KR0157254B1 (ko) 1994-10-17 1994-10-17 브이엠이 버스 시스템상의 메모리보드를 위한 어드레스맵 설정회로

Country Status (1)

Country Link
KR (1) KR0157254B1 (ko)

Also Published As

Publication number Publication date
KR960015226A (ko) 1996-05-22

Similar Documents

Publication Publication Date Title
US4158227A (en) Paged memory mapping with elimination of recurrent decoding
US5724529A (en) Computer system with multiple PC card controllers and a method of controlling I/O transfers in the system
US6574695B1 (en) System and method for providing hot swap capability using existing circuits and drivers with minimal changes
JPH05204820A (ja) マイクロプロセッサ、処理システム、およびバスインタフェース
US4164786A (en) Apparatus for expanding memory size and direct memory addressing capabilities of digital computer means
JPH07113907B2 (ja) カード
JPS61163457A (ja) 周辺入出力ユニツト
US4992976A (en) Method of allocating board slot numbers with altering software
EP0182126A2 (en) Directing storage requests during master mode operation
EP0735492A1 (en) Method and apparatus for distributing bus loading in a data processing system
KR0157254B1 (ko) 브이엠이 버스 시스템상의 메모리보드를 위한 어드레스맵 설정회로
JPS581451B2 (ja) デ−タ転送方式
KR970059914A (ko) 플래시 메모리 시스템
JPH06266614A (ja) メモリ制御方法
KR950014182B1 (ko) 확장 슬롯을 구비한 컴퓨터용 카드 및 카드용 확장 슬롯을 구비한 컴퓨터
US5251307A (en) Channel apparatus with a function for converting virtual address to real address
JPH0756847A (ja) ポータブルコンピュータ
JPS6132158A (ja) 共通バスのアドレス設定回路
US4916601A (en) Means for transferring firmware signals between a control store and a microprocessor means through a reduced number of connections by transfer according to firmware signal function
KR900009212Y1 (ko) 어드레스 제어장치
KR100252508B1 (ko) 통신처리시스템의 프로세서 보드에서 롬 인터페이스장치
JP2616927B2 (ja) プログラマブル・コントローラ
JPH06332851A (ja) データ転送方式
JP2968636B2 (ja) マイクロコンピュータ
KR900006547B1 (ko) 컴퓨터용 메모리 구성장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030529

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee