JPS6213842B2

JPS6213842B2 -

Info

Publication number: JPS6213842B2
Application number: JP54111716A
Authority: JP
Inventors: Hiroaki Suzuki; Itsuo Sasaki
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1979-09-03
Filing date: 1979-09-03
Publication date: 1987-03-30
Also published as: JPS5636206A

Description

【発明の詳細な説明】本発明は製造マージンを大とすることができる
また安定な回路動作を実行させることができる低
消費電力化構造の増幅回路に関する。

Ｐチヤンネル形でなる絶縁ゲート形電界効果ト
ランジスタ（以下第１のトランジスタという。）
とＮチヤンネル形でなる絶縁ゲート形電界効果ト
ランジスタ（以下第２のトランジスタという。）
とを直列接続した構成を相補対トランジスタ回路
と呼んでいるが、これら回路は回路特性上低消費
電力特性を有するので、時計、電子式卓上計算機
など一次電池を使用する電子装置に多く採用され
ている。

ところで、かかる相補対トランジスタ回路を増
幅回路として使用するにあつては、第１図に示す
様に第１の電源端子Ｖ_DDと第２の電源端子Ｖ_SSと
の間に第１のトランジスタ１と第２のトランジス
タ２とを直列接続し、それぞれ第１のトランジス
タ１と第２のトランジスタ２のゲート電極を共通
接続した構成がとられる。そして更にはそれら相
補対トランジスタ回路３の入出力間へ帰還抵抗４
を接続した構成がとられる。しかしながら、これ
ら相補対トランジスタ回路３にあつては、第１の
トランジスタ１と第２のトランジスタ２とが同時
に導通する過渡期間をもつので、カツプリングコ
ンデンサＣを介して入力されるおよそ電源電圧の
１／２程度のバイアス点を中心とする交流入力信号Ｖ_i _o が、小振幅信号であつたりすると、第１のトラ
ンジスタ１と第２のトランジスタ２とが同時に導
通することとなり、第１の電源Ｖ_SSより第２の電
源Ｖ_DDへ貫通電流を常時流してしまうという欠点
を有する。

すなわち、第１図に示す増幅回路にあつては、
その回路動作は、第３図に示すごときＩ_DD−Ｖ_GS
特性を有するが、その回路構造が共通ゲート電極
であることからその直流バイアス点ａは１／２（Ｖ_DD −Ｖ_SS）として、１つであり、入力信号Ｖ_ioが、
バイアス点ａを中心として交番する場合、第１の
トランジスタ１と第２のトランジスタ２とが導通
する過渡期間（以下、貫通領域という。）Ａにあ
つてはそれぞれのトランジスタ１，２の電流特性
が重なり合うので貫通電流を流してしまつてい
た。つまり、第１図に示される増幅回路における
出力振幅は、例えば時間ｔにおける第２トランジ
スタ２の理想的な出力振幅はIxであるが、貫通時
間にあつては、第１のトランジスタ１がIx₁の振
幅で導通するので、出力には、Ix₂＝Ix−Ix₁の振
幅出力しか出力できない。したがつて増幅回路に
おける出力は、明らかに両トランジスタ１，２が
有する動作出力の差による出力であり、貫通領域
を抜き出ない小振幅の入力信号にあつては、常
時、貫通電流を流すこととなり、消費電流を多大
なものとしてしまつていた。

また、これら増幅回路３にあつては、出力端子
に帰還抵抗４を接続しているので、これら帰還抵
抗４がもつ浮遊容量は出力容量に加算されること
となり、これら浮遊容量による充放電々流によつ
てもむだな消費電流を費やしてしまつていた。

そこで当業者にあつては、上記貫通電流の問
題、浮遊容量によるむだな消費電流の問題を防止
するため、第２図に示すごとき低消費電力化構造
の増幅回路５を提出して来た。

第２図に示す増幅回路５は、第１の電源Ｖ_DDと
第２の電源Ｖ_SSとの間に第１図と同様に第１のト
ランジスタ１と第２のトランジスタ２とを直列接
続して相補対トランジスタ回路６を形成している
が、これらにあつては、それぞれ、第１のトラン
ジスタ１、第２のトランジスタ２のゲート電極は
共通接続されていない。これらトランジスタ回路
６にあつては、それぞれ第１、第２トランジスタ
１，２には、独立に第１、第２のバイアス回路
７，８が接続されている。尚、一般にこれら第１
のバイアス回路７は、第１の電源Ｖ_DDと第２の電
源Ｖ_SSとの間に第１のトランジスタ９と第２のト
ランジスタ１０とを直列接続した構成と、これら
第１のトランジスタ９のゲート電極、並びにこの
第１のトランジスタ９と第２のトランジスタ１０
との接続点１１とを、相補対トランジスタ回路６
を構成する第１のトランジスタ１のゲート電極に
接続している。また、これら第１のバイアス回路
７を構成する第２のトランジスタ１０のゲート電
極は、第１の電源Ｖ_DDに接続している。上記第２
のバイアス回路８は、第１の電源Ｖ_DDと第２の電
源Ｖ_SSとの間に第１のトランジスタ１２と第２の
トランジスタ１３とを直列接続した構成を有し、
これら第２のバイアス回路８を構成する第１のト
ランジスタ１２のゲート電極は、相補対トランジ
スタ回路６を構成する第１のトランジスタ１のゲ
ート電極に接続されている。また、これら第２の
バイアス回路８を構成する第２のトランジスタ１
３のゲート電極、並びに第１のトランジスタ１２
と第２のトランジスタ１３との共通接続点１４
は、上記相補対トランジスタ回路６を構成する第
２トランジスタ２のゲート電極に接続される。ま
た、これら増幅回路５にあつては、相補対トラン
ジスタ回路６を構成する第１、第２のトランジス
タ１，２のゲートには入力端子１５より入力され
る交流信号がカツプリングコンデンサC₁，C₂を
介して入力され、第１のトランジスタ１と第２の
トランジスタ２との共通接続点１５ａよりは出力
１５ｂが取り出される。

しかして、これら増幅回路５による動作は第３
図に示す通りである。

第３図に示されるＩ_DD−Ｖ_GS特性図は、第２図
に示した相補対トランジスタ回路６の特性図であ
つて、その特性は、第１図に示した回路特性にす
べて一致する。しかしながら、第２図に示す回路
６にあつては、これら相補対トランジスタ回路６
を構成する第１、第２のトランジスタ１，２に対
してそれぞれ独立に第１、第２のバイアス回路
７，８を有するので、上記第１、第２のトランジ
スタ１，２に対して独立にバイアス点ｂ，ｃを設
定することができ、第１図に示した増幅回路のご
とき、入力信号Ｖ_ioによる貫通電流は、完全に防
止することができる。

すなわち、一般に、第１のトランジスタ１のＩ
_DD−Ｖ_GS特性と、第２のトランジスタ２のＩ_DD−
Ｖ_GS特性とは、これらを第１の電源Ｖ_DDと第２の
電源Ｖ_SSとの間に直列接続する関係上、第３図に
示すごとき特性曲線の重なりによる貫通領域Ａの
形成は、回路構成上いたしかたのないところであ
るが、相補対トランジスタ回路６がもつ、最大の
特徴は、入力信号Ｖ_ioをプツシユプルに動作させ
ることである。したがつて、これら回路６にあつ
て入力信号Ｖ_ioは、バイアス回路７，８を用いる
ことにより、貫通領域Ａ以外の場所でもつて、入
力（交流）信号Ｖ_ioの負の半周期により第１のト
ランジスタ１を動作させるようにし、また正の半
周期で第２のトランジスタ２が動作するようにそ
れぞれバイアス点ａ，ｂを設定したものなので、
第１図に示した増幅回路３のごとき、交流信号Ｖ
_ioによる第１のトランジスタ１と第２のトランジ
スタ２との間において形成される導通期間はなく
なる。

したがつて、第２図に示す増幅回路５によれ
ば、相補対トランジスタ回路６において生じてい
た貫通電流の問題を除去することができるし、回
路構成上、帰還抵抗を形成する必要もないので、
抵抗により形成される浮遊容量によるむだな消費
電流をもなくすことができる。

しかしながら、これら第２図に示す回路にあつ
ては更に回路構成上、正常動作しない欠点、集積
回路化しにくい欠点を有してしまつていた。

すなわち、第２図に示す回路において、第１の
バイアス回路７、第２のバイアス回路８は、その
回路構成が第１のバイアス回路７に対して第２の
バイアス回路８がミラー回路として働く様に第１
のバイアス回路７と第２のバイアス回路８とを導
線１６をもつて接続する構成を有するが、上記導
線１６には交流信号Ｖ_ioが印加されるので、飽和
領域で導通しているトランジスタ１２のゲート電
圧は常時可変することとなり、それらにより第２
のバイアス回路８に流れる微少電流Ｉ_bは少なか
らずも可変化されてしまつていた。一方、トラン
ジスタ１３はそのゲート電極を導線１７へ接続し
て自己バイアスを行う形態がとられるが、導線１
７には交流信号Ｖ_ioが印加されるので、このトラ
ンジスタ１３も少なからずも第２のバイアス回路
８に流れる微少電流Ｉ_bを可変化させてしまつて
いた。したがつて、結局の所、トランジスタ１２
及びトランジスタ１３による可変化電流（結果的
にはＩ_bとして流れる。）は互いに相殺することと
なり、トランジスタ２のゲート電極には所望の入
力波形を印加することができなくなつてしまつて
いた。

尚、第１のバイアス回路７にあつては、トラン
ジスタ９はトランジスタ１２と同様に、飽和領域
にて動作され、ゲート電極には交流信号Ｖ_ioが印
加されるが、微小電流Ｉ_aはそれ程、可変化され
ない。それら理由は、そのゲート電極を第１の電
源Ｖ_DDに接続せるトランジスタ１０の抵抗が大に
して形成されるからである。しかしながら、これ
ら第１のバイアス回路７にあつては、微少電流Ｉ
_aが電源電圧Ｖ_DDの変化に影響されるという致命
的な欠点を有する。

すなわち、これら回路構成にあつては、トラン
ジスタ１０のゲート電極を直接電源Ｖ_DDに接続し
ているので、電源電圧が可変化してしまつてはそ
の電流Ｉ_aを安定とすることはできない。

しかも、これらトランジスタ１０の形成にあつ
ては、製造工程上、必ずバラツキが生じるので、
電流Ｉ_aの決定には任意の電流マージンを設定し
なければならず、これらを怠たると所望のバイア
ス電圧を形成することができなくなり、トランジ
スタ１，２に、不所望な貫通電流を流してしま
う。したがつて、これら回路をもつては、微少電
流Ｉ_aの形成は難かしくカツプリングコンデンサ
C₁，C₂、及びバイアス回路７，８に流れる電流
Ｉ_a，Ｉ_bにより決定される抵抗R₁，R₂とで決まる
時定数τ_１，τ_２は、抵抗R₁，R₂の値を大とす
ることができず、立ち上がり特性を大とするには
限界があつた。尚、上記時定数τ_１，τ_２は、そ
の値を大きく選べれば入力信号Ｖ_ioの立ち上がり
がよくなるので、増幅出力も十分に振れてくる。

本発明は上記欠点に鑑みて考え出された改良化
された増幅回路に関するものであり、第１の目的
とするところは入力信号に影響されないバイアス
電圧を供給することができるバイアス回路を提供
するものである。

また、その第２の目的とするところは、電源電
圧の変動に影響されないバイアス回路を有する増
幅回路を提供するものである。

また、その第３の目的とするところは製造マー
ジンに影響されないバイアス回路を有する増幅回
路を提供するものである。

また、その第４の目的とするところは、レベル
シフター機能を有する増幅回路を提供するもので
ある。

本発明によればその基本的構成として、第１の
電源と第２の電源との間に接続された相補対形の
出力トランジスタ回路と、この出力回路を構成す
る第１、第２のトランジスタのゲート電極に接続
された定電流回路と相俟つてミラー回路を構成す
る第１、第２のバイアス回路とを有するが、これ
ら詳細については第４図、第５図、第６図に説明
される回路図、特性図を参酌すれば明確化する。

第４図に従えば、本発明一実施例回路が示され
るが、図によれば、第１の電源Ｖ_DDと第２の電源
Ｖ_SSとの間にはそれぞれゲート電極をコンデンサ
C₃，C₄を介して入力１８へ接続した第１のトラ
ンジスタ、第２のトランジスタにより構成される
相補対の第１、第２のトランジスタ１９，２０が
形成される。また、これらにあつては、第１の電
源Ｖ_DDと第２の電源Ｖ_SSとの間に定電流回路２１
を有し、これら定電流回路２１は、相補対形のト
ランジスタ回路をもつて形成される第１の直列回
路２４と、相補対形のトランジスタ回路をもつて
形成される第２の直列回路２７とで形成される。
また、これら第１の直列回路２４と第２の直列回
路２７とはミラー回路接続がなされる。ここで第
１の直列回路２４を形成する第７のトランジスタ
２２のゲート電極は第２の電源Ｖ_SSに接続され、
第８のトランジスタ２３のゲート電極はこのトラ
ンジスタ２３のドレインに接続される。また第２
の直列回路２７を形成する第９のトランジスタ２
５のゲート電極はこのトランジスタ２５のドレイ
ンに接続され、第10のトランジスタ２６のゲート
電極は上記第８トランジスタ２３のドレインに接
続される。また、本発明にあつては、定電流回路
２１を構成する第１の直列回路２４と相俟つてミ
ラー回路を構成し、そのバイアス電圧を第１のト
ランジスタ１９のゲート電極へ印加する相補対形
構成の第１のバイアス回路２８を有する。この第
１のバイアス回路２８はそのゲート電極を自己の
ドレイン、並びに第１のトランジスタ１９のゲー
ト電極へ接続した第３のトランジスタ２９と、そ
のゲート電極を第８トランジスタ２３のドレイン
へ接続した第４のトランジスタ３０を有する。ま
た、本発明にあつては、定電流回路２１を構成す
る第２の直列回路２７と相俟つてミラー回路を構
成しそのバイアス電圧を第２のトランジスタ２０
のゲート電極へ印加する第２のバイアス回路３１
を有する。このバイアス回路３１はそのゲート電
極を第９のトランジスタ２５のドレインに接続し
た第５のトランジスタ３２とそのゲート電極を自
己のドレイン、及び第２のトランジスタ２０のゲ
ート電極へ接続せる第６のトランジスタ３３を有
する。

しかして、第４図に示す増幅回路３４によれ
ば、電源スイツチ（図示しない。）をオンする
と、第１、第２のトランジスタ１９，２０の直流
バイアス点は、まず定電流回路２１が動作するこ
とで決定される。すなわち、第７のトランジスタ
２２に微小電流I₁が流れれば、これによつて、第
８のトランジスタ２３、および第10のトランジス
タ２６によつて構成されるミラー回路により、第
２の直列回路２７には、第８のトランジスタ２３
と第10のトランジスタ２６とが有するチヤンネル
幅／チヤンネル長（Ｗ／Ｌ）の比によつて決定さ
れる微少電流I₂が流れる。同様に第１のバイアス
回路２８には第８のトランジスタ２３と第４のト
ランジスタ３０が有するＷ／Ｌの比により決定さ
れる微少電流I₄が流れ、第２のバイアス回路３１
には第９のトランジスタ２５と第５のトランジス
タ３２が有するＷ／Ｌの比により決定される微少
電流I₃が流れる。したがつて、これら微少電流
I₃，I₄によれば、第６のトランジスタ３３、並び
に第３のトランジスタ２９のゲート電位が定ま
り、これに従つてそれぞれ、第１のバイアス回路
２８にあつては、そのバイアス出力をβ点におい
てＶ_DD−｜Ｖ_thp｜とすることができ、第２のバ
イアス回路３１にあつては、そのバイアス出力を
α点においてＶ_thNとすることができる。但し、
Ｖ_thpは、第３トランジスタ２９の閾値電圧、Ｖ_th
_Ｎは第６のトランジスタ３３の閾値電圧である。
よつて、第５図Ｃに示すごとき正弦波信号νを入
力端子１８に印加すると、β点にはＶ_DD−｜Ｖ_th
_ｐ｜を中心として第５図Ｂのごとき入力信号νβ
が乗り、να点にもＶ_thNを中心として第５図Ｂ
のごとき入力信号ναを乗せることができる。し
たがつて、出力端子１８ａには、第５図Ａに示す
ごとく、時刻Ｏからt₁の区間にあつて、第１のト
ランジスタ１９のゲート電位はＶ_DD−｜Ｖ_thp｜
よりも高いので第１のトランジスタ１９は非導通
状態となり、一方、第２のトランジスタ２０のゲ
ート電位はＶ_thNよりも高いので、導通状態とな
つて出力電位はＶ_SSレベルとなり、また時刻t₁か
らt₂の区間にあつては、第１のトランジスタ１９
は導通状態となり、第２のトランジスタ２０は非
導通状態となつて、出力電位はＶ_DDレベルとな
る。以下同様にサイクルが続けられるが、これら
増幅回路３４にあつては第２図、第３図で説明し
たように第１、第２のバイアス回路２８，３１を
もつて第１、第２のトランジスタ１９，２０のバ
イアス点を独立にして設定したものなので、貫通
領域はもたず、入力信号の振幅がいかに小であろ
うとも貫通電流は流れない。

したがつて、第４図に示す増幅回路３４によれ
ば、従来からある共通電極構造の相補対トランジ
スタ回路に比して、帰還抵抗を除去できたこと、
貫通電流領域を除去することができ、更にはその
回路構成が、定電流回路と相俟つてミラー回路を
構成する独立した第１、第２のバイアス回路を有
するものなので、第１、第２のバイアス回路がお
互いに影響し合うようなことはなくなり、入力信
号の印加により、回路が動作しなくなるようなこ
とはなくなる。しかも、本発明にあつては、第
１、第２のバイアス回路は、それぞれ定電流回路
に対してミラー回路を構成するものなので、電源
電圧が変化してもそのバイアス電圧を変化させる
ようなことはない。また、第１、第２のバイアス
回路にあつては、それらを動作させる基準電位
は、定電流回路より供給するものなので、各部の
トランジスタは、製造マージンを考慮して製造す
る必要はなく、各部のトランジスタは、高抵抗に
して形成することができる。したがつて、本発明
にあつては時定数τ_１，τ_２を大なるものとする
ことができ、入力信号を鋭く立ち上がらせること
ができる。

また、本発明を他の実施例により説明すれば、
第６図のごときのものとすることができる。尚、
第６図において、第４図に一致するものはすべて
同符号を符している。

第６図は、本発明を応用例と共に示したもの
で、その特徴とするところは、定電流回路そのも
のにある。

すなわち、第６図に示す定電流回路は、第４図
において使用した定電流回路が、先に特願昭54−
76278でも示したように電源電圧の変動により、
その安定化電流を変動させてしまうので、変動の
原因となつている第７トランジスタ２２のゲート
電極の接続位置を換えるとともに、その他の接続
も変動を防止できる理想的な形に接続換えしたも
のである。それら回路構成は、図に示した通りで
あり、その動作は上記出願に示した通りである。

尚、第６図において本発明増幅回路は水晶発振
回路出力を入力する構成となつているが、第６図
に示す回路は、個々からなる回路の組み合わせに
おいてその機能を最大限に発揮する。つまり、一
般に水晶発振回路にあつては、そのコルピツツ型
と言われる基本構成に数々からなる付加回路を接
続してそれらの機能をアツプしているが、第６図
に示す本発明応用回路例にあつては、本発明の出
現により、発振用増幅回路３６に、貫通電流を防
止する電流源トランジスタ３７を形成することが
できる。この電流源トランジスタ３７を接続すれ
ば、トランジスタ３６ａにはバツクゲート電圧が
印加できるので、電圧源の変化にかかわらず、ト
ランジスタ３６ａの閾値電圧を安定化させること
ができるなどのメリツトを有するが、水晶発振回
路の出力３８のレベルを低下させてしまうという
欠点を有する。しかしながら、その出力に本発明
増幅回路を接続すれば、そのレベルをＶ_DD−Ｖ_SS
レベルに変換することができるので、波形整形回
路３９，４０にあつては、シヤープな立ち上がり
でなるパルス波を形成することができる。

以上、本発明によれば、幾多の効果を奏する増
幅回路を提供することができる。

尚、本発明は、ここに呈示した実施例のみなら
ず、「特許請求の範囲」の許す限りの範囲内にお
いて改変を加え得ることは明らかである。例え
ば、第４図に示した回路３４を設計する場合、第
１、第２のトランジスタ１９，２０に流す電流値
の設定は出力１８ａを１／２（Ｖ_DD−Ｖ_SS）に接続してトランジスタ１９，２０に流れる電流が等しく
なる様にそれらトランジスタ１９，２０のＷ／Ｌ
を設定するが、この時、I₁，I₂，I₃，I₄の値をI₅に
比較して充分に小さく設定すれば不必要なバイア
ス電流による消費電力を押さえることができ、カ
ツプリングコンデンサC₃，C₄に蓄えられたチヤ
ージのリークを小さくすることができ、動作周波
数の下限を広げることができる。また、I₃，I₄の
電流値を極めて小さく設定すれば近似的にα点の
直流バイアス電位はＮチヤンネル（第２のトラン
ジスタ）トランジスタの閾値電位とすることがで
きるし、β点の直流バイアス電位はＰチヤンネル
（第１のトランジスタ）の閾値電位とすることが
できる。

【図面の簡単な説明】

第１図は従来からある増幅回路図、第２図は従
来からある改良型の増幅回路図、第３図は第１
図、第２図を説明するに使用するＩ_DD−Ｖ_GS特性
図、第４図は本発明一実施例回路図、第５図Ａ，
Ｂ，Ｃは、第４図回路各部の信号波形図、第６図
は本発明他の実施例を使用した応用回路図であ
る。７，２８……第１のバイアス回路、８，３１…
…第２のバイアス回路、Ｃ，C₁，C₂，C₃，C₄…
…カツプリングコンデンサ、２１……定電流回
路、２４……第１の直列回路、２７……第２の直
列回路、１９……第１のトランジスタ、２０……
第２のトランジスタ、２９……第３のトランジス
タ、３０……第４のトランジスタ、３２……第５
のトランジスタ、３３……第６のトランジスタ、
２２……第７のトランジスタ、２３……第８のト
ランジスタ、２５……第９のトランジスタ、２６
……第10のトランジスタ。

Claims

【特許請求の範囲】１第１電源と、この第１電源と異なる電位の第２電源と、前記第１、第２電源間に設けられ、互いに導電
型の異なる第１、第２トランジスタを直列接続し
た構成の第１定電流回路と、前記第１、第２電源間に設けられ、前記第１ト
ランジスタと共にミラー回路を構成する第３トラ
ンジスタ及びこの第３トランジスタと導電型の異
なる第４トランジスタを直列接続した構成の第２
定電流回路と、前記第１、第２電源間に設けられ、前記第１ト
ランジスタと共にミラー回路を構成する第５トラ
ンジスタ及びこの第５トランジスタと導電型の異
なる第６トランジスタを直列接続した構成の第３
定電流回路と、前記第１、第２電源間に設けられ、前記第４ト
ランジスタと共にミラー回路を構成する第７トラ
ンジスタ及びこの第７トランジスタと導電型の異
なる第８トランジスタを直列接続した構成の第４
定電流回路と、ソースが前記第１電源と接続し、ゲートが前記
第５、第６トランジスタの直列接続点及び前記第
６トランジスタのゲートと接続し、かつ前記ゲー
トに第１コンデンサを介して入力信号が加えられ
る第９トランジスタと、ソースが前記第２電源と接続し、ゲートが前記
第７、第８トランジスタの直列接続点及び前記第
８トランジスタのゲートと接続し、ドレインが前
記第９トランジスタのドレインと接続し、かつ前
記ゲートに第２コンデンサを介して前記入力信号
が加えられ、前記ドレインから出力信号を取り出
し、かつ前記第９トランジスタと導電型の異なる
第10トランジスタと、を有する増幅回路。