JPS62135937A - 割込み装置 - Google Patents
割込み装置Info
- Publication number
- JPS62135937A JPS62135937A JP27717185A JP27717185A JPS62135937A JP S62135937 A JPS62135937 A JP S62135937A JP 27717185 A JP27717185 A JP 27717185A JP 27717185 A JP27717185 A JP 27717185A JP S62135937 A JPS62135937 A JP S62135937A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interrupting
- register
- interruption
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、割込み処理がプログラムごとに定義できる割
込み装置に関するものである。
込み装置に関するものである。
従来の技術
従来の割込み装置としては、例えば森下巖「マイクロコ
ンピュータのノ・−ドウエア」、岩波書店。
ンピュータのノ・−ドウエア」、岩波書店。
ｐ３９に示されている。
２Ａ＝、
第３図はこの従来の割込み装置のブロック図を示すもの
であシ、１６は割込みテーブルのべ〜スアドレスを示す
割込みペースレジスタである。１γは割込みテーブルの
ベースアドレスと割込ミベクトル１８から割込みテーブ
ルのアクセスアドレス１９を生成するアドレス演算装置
である。第４図はベクトル指定方式の割込みの説明図で
ある。割込みペースレジスタ２０がメモリ２１上の割込
みテーブル２２のベースアドレスを示す。割込ミテーブ
ル２２には、割込みベクトルに対応してエントリが複数
存在する。各エントリには、割込みルーチンのエントリ
アドレス２３が書き込まれている。したがって割込みベ
クトルに対応した割込みテーブルのエントリを読み出す
と、割込みベクトル指定方式た割込みルーチンのエント
リアドレスを得ることができる。第３図のアドレス演算
装置１７において、割込みベクトル１８が４倍されてい
るのは、割込みテーブル２２の各エントリが１６ビツト
で構成されているためである。
であシ、１６は割込みテーブルのべ〜スアドレスを示す
割込みペースレジスタである。１γは割込みテーブルの
ベースアドレスと割込ミベクトル１８から割込みテーブ
ルのアクセスアドレス１９を生成するアドレス演算装置
である。第４図はベクトル指定方式の割込みの説明図で
ある。割込みペースレジスタ２０がメモリ２１上の割込
みテーブル２２のベースアドレスを示す。割込ミテーブ
ル２２には、割込みベクトルに対応してエントリが複数
存在する。各エントリには、割込みルーチンのエントリ
アドレス２３が書き込まれている。したがって割込みベ
クトルに対応した割込みテーブルのエントリを読み出す
と、割込みベクトル指定方式た割込みルーチンのエント
リアドレスを得ることができる。第３図のアドレス演算
装置１７において、割込みベクトル１８が４倍されてい
るのは、割込みテーブル２２の各エントリが１６ビツト
で構成されているためである。
発明が解決しようとする問題点
３５、−
しかしながらＬ：記のような構成では、プ「Ｉグラムご
とに割込み処理を変更しようとした場合、各プログラム
は独自に割込みデープルに対応したデープルを作成する
。その・ｈ報をシステムプログラムは割込みが発生する
たびにチェックし、定義されていない場合は、システノ
、が用意１ツた割込み処理を行ない、定義されている場
合は、定義された割込み処理を杓なうといった処理をソ
フトウェアによって割込み処理に先だって行なう盛装が
あった。このため、割込み応答時間が長くなるという問
題点を有していた。
とに割込み処理を変更しようとした場合、各プログラム
は独自に割込みデープルに対応したデープルを作成する
。その・ｈ報をシステムプログラムは割込みが発生する
たびにチェックし、定義されていない場合は、システノ
、が用意１ツた割込み処理を行ない、定義されている場
合は、定義された割込み処理を杓なうといった処理をソ
フトウェアによって割込み処理に先だって行なう盛装が
あった。このため、割込み応答時間が長くなるという問
題点を有していた。
壕だ高速性が要求される場合には、各プログラムが割込
みテーブルの複製を保持し７、その中で各プログラノ、
で定義されたエントリのみを岩き直しプログラムの切り
換え時に、割込みベースレジスタを変換するという方法
がとられる。しかし、工／○処理のようなすべての時間
にわたって動作しなければならない割込みルーチンの追
加、変更といった場合には、各プログラムの割込みテー
ブルすべてについて追加、変更を行なわなけねばならず
、割込み環境の整合性を保つＡ二めに、多くのオーバヘ
ッドを生じろ。
みテーブルの複製を保持し７、その中で各プログラノ、
で定義されたエントリのみを岩き直しプログラムの切り
換え時に、割込みベースレジスタを変換するという方法
がとられる。しかし、工／○処理のようなすべての時間
にわたって動作しなければならない割込みルーチンの追
加、変更といった場合には、各プログラムの割込みテー
ブルすべてについて追加、変更を行なわなけねばならず
、割込み環境の整合性を保つＡ二めに、多くのオーバヘ
ッドを生じろ。
本発明−かかる点に鑑み、ブログラノ・（ごとに割込み
処理を定義する環境に４１・いても割込、グ応名時間の
遅延を伴なわず、割込み環境の変更の容易な割込み装置
を提供するこ１−を「１的、シする。
処理を定義する環境に４１・いても割込、グ応名時間の
遅延を伴なわず、割込み環境の変更の容易な割込み装置
を提供するこ１−を「１的、シする。
問題点を解決するための手段
本発明は、割込みデープルのベースアドレスを記憶する
複数の記憶装Ｌｉと、前記複数の記憶装置のひとつを選
択する選択装置と、前記選択装置により選択されたベー
スアドレスと割込みベクトルから割込みテーブルのアク
セスアドレスを生成するアドレス演算装置とを備えだ割
込み装置である。
複数の記憶装Ｌｉと、前記複数の記憶装置のひとつを選
択する選択装置と、前記選択装置により選択されたベー
スアドレスと割込みベクトルから割込みテーブルのアク
セスアドレスを生成するアドレス演算装置とを備えだ割
込み装置である。
作 用
本発明は前記し／３−構成体７より、プロゲラ！、ごと
に定義した割込みデープルと、システノ、がＦ［Ｊ 意
した割込みテーブルのベースアト’Ｌ／スを複数の記憶
装置に記憶してよ、・き必要れ：応じて選択装置１′”
ｌ”によ−・て目的の割込みテーブルのベースつ′ドレ
スを選択し、との選択されたベースアドレスと割込みベ
ク５、−７ トルから割込みテーブルのアクセスアドレスヲ生成する
○このため、プログラムごとに割込み処理を定義する環
境に４９いても割込み応答時間の遅延を伴わない。寸だ
、割込みデープルが独立しているため、割込み処理追加
、変更が他のプログラムの割込み環境に影響を及はさず
、容易に追加、変更が行なえる。
に定義した割込みデープルと、システノ、がＦ［Ｊ 意
した割込みテーブルのベースアト’Ｌ／スを複数の記憶
装置に記憶してよ、・き必要れ：応じて選択装置１′”
ｌ”によ−・て目的の割込みテーブルのベースつ′ドレ
スを選択し、との選択されたベースアドレスと割込みベ
ク５、−７ トルから割込みテーブルのアクセスアドレスヲ生成する
○このため、プログラムごとに割込み処理を定義する環
境に４９いても割込み応答時間の遅延を伴わない。寸だ
、割込みデープルが独立しているため、割込み処理追加
、変更が他のプログラムの割込み環境に影響を及はさず
、容易に追加、変更が行なえる。
実施例
第１図は本発明の第１の実施例における割込み装置のブ
ロック図を示すものである。第１図において、１は第１
の割込みテーブルのベースアドレスを記憶する割込みペ
ースレジスタであり、２は第２の割込みテーブルのベー
スアドレスを記憶する割込みペースレジスタである。３
は割込み選択レジスタであり、各ビットは割込みベクト
ル４に対応し、選択装置５により割込みベクトル４に対
応したビットが選択される。選択されたビットは、選択
装置６の選択信号となり、第１の割込みペースレジスタ
１と、第２の割込みペースレジスタ２の選択を行なう。
ロック図を示すものである。第１図において、１は第１
の割込みテーブルのベースアドレスを記憶する割込みペ
ースレジスタであり、２は第２の割込みテーブルのベー
スアドレスを記憶する割込みペースレジスタである。３
は割込み選択レジスタであり、各ビットは割込みベクト
ル４に対応し、選択装置５により割込みベクトル４に対
応したビットが選択される。選択されたビットは、選択
装置６の選択信号となり、第１の割込みペースレジスタ
１と、第２の割込みペースレジスタ２の選択を行なう。
選択されたベースアドレスは、アト１／ス演算装置７に
おいて割込みベクトル４の修飾を受け、割込みテーブル
のアクセス−）′ドレス８が生成される０な現・、アド
レス演算装置Ｔにおいて、割込みベクトル４が４倍され
ているのは、割込みテーブルの各エントリが１６ビノト
で構成されているためである。
おいて割込みベクトル４の修飾を受け、割込みテーブル
のアクセス−）′ドレス８が生成される０な現・、アド
レス演算装置Ｔにおいて、割込みベクトル４が４倍され
ているのは、割込みテーブルの各エントリが１６ビノト
で構成されているためである。
以上のように本実施例によれば、割込み選択レジスタ３
の内容によ−）て２つの割込みペースレジスタ１，２の
一方を選択して割込みテーブルのアクセスアドレス８を
高速に生成することが可能になる。才だ、一方の割込み
ペースレジスタをＯ８用とし、他方の割込みペースレジ
スタをユーザ用として用いると、マルチタスク環境のよ
うな多くの独立したプログラムが頻繁に切シ換えられる
場合、ユーザ用の割込みペースレジスタと、割込み選択
レジスタ３の２つのレジスタを濶き換えるだけで各プロ
グラムの割込み環境に高速に切り換えることが可能とな
る。各プログラムの割込み環境の変更時、たとえば、今
寸でＯ８により用意されていた割込みルーチンを使用し
ていて、今回独自７へ− の割込みルーチンに変更する場合、各プログラム用の割
込み選択レジスタの内容の対応するビットを変更し、同
時に、割込みテーブルの対応するエントリを変更するだ
けで行なえる。
の内容によ−）て２つの割込みペースレジスタ１，２の
一方を選択して割込みテーブルのアクセスアドレス８を
高速に生成することが可能になる。才だ、一方の割込み
ペースレジスタをＯ８用とし、他方の割込みペースレジ
スタをユーザ用として用いると、マルチタスク環境のよ
うな多くの独立したプログラムが頻繁に切シ換えられる
場合、ユーザ用の割込みペースレジスタと、割込み選択
レジスタ３の２つのレジスタを濶き換えるだけで各プロ
グラムの割込み環境に高速に切り換えることが可能とな
る。各プログラムの割込み環境の変更時、たとえば、今
寸でＯ８により用意されていた割込みルーチンを使用し
ていて、今回独自７へ− の割込みルーチンに変更する場合、各プログラム用の割
込み選択レジスタの内容の対応するビットを変更し、同
時に、割込みテーブルの対応するエントリを変更するだ
けで行なえる。
第２図は本発明の第２の実施例における割込み装置のブ
ロック図を示すものである。第２図において、９は第１
の割込みテーブルのベースアドレスを記憶する割込みペ
ースレジスタであシ、１０は第２の割込みテーブルのベ
ースアドレスヲ記憶する割込みペースレジスタである。
ロック図を示すものである。第２図において、９は第１
の割込みテーブルのベースアドレスを記憶する割込みペ
ースレジスタであシ、１０は第２の割込みテーブルのベ
ースアドレスヲ記憶する割込みペースレジスタである。
選択装置１１は、第１の割込みペースレジスタ９と、第
２の割込みペースレジスタ１０の選択を行なう。選択さ
れたベースアドレスは、アドレス演算装置において割込
みベクトル１３の修飾を受け、割込みテーブルのアクセ
スアドレス１３が生成されるＯアクセスアドレス１３に
よりアクセスされた割込みテーブルのエントリ１４ば、
間接エントリ検出装置１５に入力される。最初は、第１
の割込みペースレジスタが、選択装置１１により選択さ
れておシ、アクセスされた第１の割込みテーブルのエン
トリ１４が間接エントリであることを示している場合、
間接エントリ検出装置１５により検出され、選択装置は
第２の割込みペースレジスタを選択し、ふたたび割込み
テーブルのアクセスをくす返ス。
２の割込みペースレジスタ１０の選択を行なう。選択さ
れたベースアドレスは、アドレス演算装置において割込
みベクトル１３の修飾を受け、割込みテーブルのアクセ
スアドレス１３が生成されるＯアクセスアドレス１３に
よりアクセスされた割込みテーブルのエントリ１４ば、
間接エントリ検出装置１５に入力される。最初は、第１
の割込みペースレジスタが、選択装置１１により選択さ
れておシ、アクセスされた第１の割込みテーブルのエン
トリ１４が間接エントリであることを示している場合、
間接エントリ検出装置１５により検出され、選択装置は
第２の割込みペースレジスタを選択し、ふたたび割込み
テーブルのアクセスをくす返ス。
以上のように本実施例によれば、間接エン） ＩＪ検出
装置１５と、２つの割込みレジスタ９，１゜の選択を行
なう選択装置１１を設けることにより、第１の割込みテ
ーブルの割込みベクトルに対応したエントリが間接エン
トリであることを示している場合は、第２の割込みテー
ブルから、目的のエントリをアクセスすることが高速に
行なえる。寸だ、第１の割込みペースレジスタ９をユー
ザ用とし、第２の割込みペースレジスタ１０をＯ８用と
して用いると、マルチタスク環境のような多くの独立し
たプログラムが頻繁に切り換えられる場合、ユーザ用の
割込みペースレジスタ９を書き換えるだけで各プログラ
ムの割込み環境に高速に切り換えることが可能となる。
装置１５と、２つの割込みレジスタ９，１゜の選択を行
なう選択装置１１を設けることにより、第１の割込みテ
ーブルの割込みベクトルに対応したエントリが間接エン
トリであることを示している場合は、第２の割込みテー
ブルから、目的のエントリをアクセスすることが高速に
行なえる。寸だ、第１の割込みペースレジスタ９をユー
ザ用とし、第２の割込みペースレジスタ１０をＯ８用と
して用いると、マルチタスク環境のような多くの独立し
たプログラムが頻繁に切り換えられる場合、ユーザ用の
割込みペースレジスタ９を書き換えるだけで各プログラ
ムの割込み環境に高速に切り換えることが可能となる。
各プログラムの割込み環境の変更時、たとえば、今まで
Ｏ８により用意されていた割込みルーチンを使用してい
て、今回、９ページ 独自の割込みルーチンに変更する場合、各プログラム用
の割込みテーブルの対応エントリを、間接エントリを示
す情報から、目的の割込みルーチンを示す情報に書き換
えるだけで行なえる○なお、第１の実施例、第２の実施
例において、ｇＵ込みペースレジスタは、２つとしてい
るが、２個以上の割込みペースレジスタとしてもよい。
Ｏ８により用意されていた割込みルーチンを使用してい
て、今回、９ページ 独自の割込みルーチンに変更する場合、各プログラム用
の割込みテーブルの対応エントリを、間接エントリを示
す情報から、目的の割込みルーチンを示す情報に書き換
えるだけで行なえる○なお、第１の実施例、第２の実施
例において、ｇＵ込みペースレジスタは、２つとしてい
るが、２個以上の割込みペースレジスタとしてもよい。
また、割込みテーブルの重複をすべてのエントリに対し
て許しているが、これを、一部のエントリに限定しても
よい。
て許しているが、これを、一部のエントリに限定しても
よい。
発明の詳細
な説明したように、本発明によれば、プログラムごとに
割込み処理を定義する環境においても割込み応答時間の
遅延を伴わず、同時に、割込み環境の変更が容易となり
、その実用的効果は大きい０
割込み処理を定義する環境においても割込み応答時間の
遅延を伴わず、同時に、割込み環境の変更が容易となり
、その実用的効果は大きい０
第１図は本発明における一実施例の割込み装置のブロッ
ク図、第２図は本発明における他の実施例の割込み装置
のブロック図、第３図は従来の割１０、、−７ 込み装置のブロック図、第４図はベクトル指定方式の割
込みの説明図である。 １．２・・・・・割込みペースレジスタ、３・・・・・
割込み選択レジスタ、６・・・・・・選択装置、７・・
・・アドレス演算装置。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 ／Ｓ 第３図 第４図
ク図、第２図は本発明における他の実施例の割込み装置
のブロック図、第３図は従来の割１０、、−７ 込み装置のブロック図、第４図はベクトル指定方式の割
込みの説明図である。 １．２・・・・・割込みペースレジスタ、３・・・・・
割込み選択レジスタ、６・・・・・・選択装置、７・・
・・アドレス演算装置。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 ／Ｓ 第３図 第４図
Claims (1)
- 割込みテーブルのベースアドレスを記憶する複数の記憶
装置と、前記複数の記憶装置に接続され前記複数の記憶
装置のひとつを選択する選択装置と、前記選択装置に接
続され前記選択装置により選択されたベースアドレスと
割込みベクトルから割込みテーブルのアクセスアドレス
を生成するアドレス演算装置とを備えたことを特徴とす
る割込み装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27717185A JPS62135937A (ja) | 1985-12-10 | 1985-12-10 | 割込み装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27717185A JPS62135937A (ja) | 1985-12-10 | 1985-12-10 | 割込み装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62135937A true JPS62135937A (ja) | 1987-06-18 |
Family
ID=17579794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27717185A Pending JPS62135937A (ja) | 1985-12-10 | 1985-12-10 | 割込み装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62135937A (ja) |
-
1985
- 1985-12-10 JP JP27717185A patent/JPS62135937A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62135937A (ja) | 割込み装置 | |
| JPS58208981A (ja) | アドレス制御回路 | |
| JPH0969072A (ja) | メモリマップトｉ／ｏ制御回路 | |
| JPH01177145A (ja) | 情報処理装置 | |
| JP2576589B2 (ja) | 仮想記憶アクセス制御方式 | |
| JPH05113927A (ja) | 情報処理装置の主記憶アクセス方式 | |
| JPH05314003A (ja) | キャッシュメモリ装置 | |
| JPH0731608B2 (ja) | 情報処理装置 | |
| JPS63261446A (ja) | 拡張仮想記憶制御方式 | |
| JPS59191654A (ja) | 処理装置 | |
| JPH06259317A (ja) | データ処理装置 | |
| JPH01290052A (ja) | キャッシュメモリ | |
| JPS6053895B2 (ja) | 情報処理装置 | |
| JPS6327740B2 (ja) | ||
| JPS61190642A (ja) | 主記憶制御方式 | |
| JPS6336346A (ja) | バンク切替回路 | |
| JPS63180171A (ja) | 情報処理装置 | |
| JPS5831619B2 (ja) | アドレス拡張処理方式 | |
| JPH01201748A (ja) | データ処理装置 | |
| JPH01276241A (ja) | 多重割り込み装置 | |
| JPH01140255A (ja) | メモリ保護方法 | |
| JPH039431A (ja) | 割込み処理方式 | |
| JPH0812637B2 (ja) | アドレス変換方式 | |
| JPH01226061A (ja) | 中央処理装置割込み方式 | |
| JPS6341966A (ja) | 直接メモリアクセス転送装置 |