JPS621271B2 - - Google Patents
Info
- Publication number
- JPS621271B2 JPS621271B2 JP1917779A JP1917779A JPS621271B2 JP S621271 B2 JPS621271 B2 JP S621271B2 JP 1917779 A JP1917779 A JP 1917779A JP 1917779 A JP1917779 A JP 1917779A JP S621271 B2 JPS621271 B2 JP S621271B2
- Authority
- JP
- Japan
- Prior art keywords
- photosensitive resin
- gate
- insulating film
- film
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011347 resin Substances 0.000 claims description 46
- 229920005989 resin Polymers 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 230000005669 field effect Effects 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 19
- 238000005530 etching Methods 0.000 description 6
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910017401 Au—Ge Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
本発明はシヨツトキー障壁接合をゲート電極に
用いたシヨツトキーゲート型電界効果トランジス
タの製造方法に関するものである。
用いたシヨツトキーゲート型電界効果トランジス
タの製造方法に関するものである。
シヨツトキーゲート型電界効果トランジスタは
半導体にGaAsを用いゲート長を１μ程度にした
場合、準ミリ波帯領域で動作が可能であり、超高
周波帯トランジスタとして注目されている。この
電界効果トランジスタは半絶縁性GaAs基板上に
ｎ形層をチヤンネルとなる能動領域として形成
し、該ｎ型GaAs層とシヨツトキー障壁を形成す
る金属をｎ形GaAs層上にゲートとして形成し、
該ゲ−ト電極の両側のｎ形GaAs層上にソースお
よびドレインのオーミツク電極をそれぞれ形成し
た比較的簡単な構造のものが用いられている。
半導体にGaAsを用いゲート長を１μ程度にした
場合、準ミリ波帯領域で動作が可能であり、超高
周波帯トランジスタとして注目されている。この
電界効果トランジスタは半絶縁性GaAs基板上に
ｎ形層をチヤンネルとなる能動領域として形成
し、該ｎ型GaAs層とシヨツトキー障壁を形成す
る金属をｎ形GaAs層上にゲートとして形成し、
該ゲ−ト電極の両側のｎ形GaAs層上にソースお
よびドレインのオーミツク電極をそれぞれ形成し
た比較的簡単な構造のものが用いられている。
この様な電界効果トランジスタは、第１図イに
示す様に半絶縁性GaAs基板１上に形成された能
動領域ｎ型GaAs層２表面に、感光性樹脂をマス
クとしてｎ型GaAs層２とオーミツクコンタクト
となる金属を蒸着した後感光性樹脂上の前記金属
を感光性樹脂とともに除去するリフトオフ法や前
記金属を蒸着して行う通常のフオトエツチング法
によつてソース、ドレインのオーミツク電極３，
３′を形成した後該ソース、ドレインのオーミツ
ク電極３，３′の間に第１図ロに示す如くｎ形
GaAs層とシヨツトキー障壁を形成する金属をゲ
ート４としてリフトオフ法あるいは通常のフオト
エツチング法によつて形成するのである。ここで
前記オートミツク電極３，３′の間にゲート電極
４を形成する場合にマスク合わせを必要とする
が、このマスク合わせを行う時に合わせずれを生
じる。合わせずれは再現性が無くその都度ずれの
方向、大きさが異る。ここでソース、ドレインの
それぞれの電極３，３′とゲート電極４の距離は
１μ程度であり合わせずれが0.2〜0.3μ程度生じ
る。これはソース直列抵抗Ｒsに直接影響し、ソ
ース直列抵抗Ｒsの値を20〜30％程度ばらつかせ
るものである。ここでソース直列抵抗Ｒsのばら
つきは電界効果トランジスタの特性、例えば相互
コンダクタンスgmをばらつかせる。すなわち相
互コンダクタンスgmは真性トランジスタの相互
コンダクタンスgmoに対しgm＝ｇmo／（１＋Ｒs
ｇmo）で表わされるものである。さらにgmのば
らつきが最高発振周波数をばらつかせるものであ
る。
示す様に半絶縁性GaAs基板１上に形成された能
動領域ｎ型GaAs層２表面に、感光性樹脂をマス
クとしてｎ型GaAs層２とオーミツクコンタクト
となる金属を蒸着した後感光性樹脂上の前記金属
を感光性樹脂とともに除去するリフトオフ法や前
記金属を蒸着して行う通常のフオトエツチング法
によつてソース、ドレインのオーミツク電極３，
３′を形成した後該ソース、ドレインのオーミツ
ク電極３，３′の間に第１図ロに示す如くｎ形
GaAs層とシヨツトキー障壁を形成する金属をゲ
ート４としてリフトオフ法あるいは通常のフオト
エツチング法によつて形成するのである。ここで
前記オートミツク電極３，３′の間にゲート電極
４を形成する場合にマスク合わせを必要とする
が、このマスク合わせを行う時に合わせずれを生
じる。合わせずれは再現性が無くその都度ずれの
方向、大きさが異る。ここでソース、ドレインの
それぞれの電極３，３′とゲート電極４の距離は
１μ程度であり合わせずれが0.2〜0.3μ程度生じ
る。これはソース直列抵抗Ｒsに直接影響し、ソ
ース直列抵抗Ｒsの値を20〜30％程度ばらつかせ
るものである。ここでソース直列抵抗Ｒsのばら
つきは電界効果トランジスタの特性、例えば相互
コンダクタンスgmをばらつかせる。すなわち相
互コンダクタンスgmは真性トランジスタの相互
コンダクタンスgmoに対しgm＝ｇmo／（１＋Ｒs
ｇmo）で表わされるものである。さらにgmのば
らつきが最高発振周波数をばらつかせるものであ
る。
従来マスク合わせが困難なものについては第２
図に示す様なセルフアライメワトによる方法が用
いられている。すなわち、第２図イに示す如く半
絶縁性GaAs基板５表面に不純物濃度ほぼ1017cm
-3、厚さ0.2μのｎ形能動層６を形成する。次に
第２図ロに示す如く前記ｎ形GaAs能動層６とシ
ヨツトキー障壁を形成する金属例えばモリブデン
（Mo）７を1500Å程度被着し、さらにゲート抵抗
（Rg）を減少させ、電極引出し用金（Au）線の
ボンデイングを容易とするためにほぼ１μのAu
８を被着する。次に第２図ハに示す如くゲート領
域の長さ例えばｌ＝３μを感光性樹脂９でマスク
し、Au８およびMo７を選択的に除去する。これ
は反応性スパツタリング法等が用いられる。そし
てCF4ガスプラズマ等によつてMo７を第２図ニ
に示す如くサイドエツチングしゲート長lg＝１μ
を残存させる。しかる後感光性樹脂９を除去し第
２図ホに示す如く前記ｎ形GaAs能動層とオーミ
ツクコンタクトを形成する金属、例えばAu・Ge
１０をほぼ1000Å被着し450℃、１分間熱処理を
行いソース・ドレインを形成した後、電極引出し
用Au線のデンデイングを容易にしかつＲsを減少
するためにAu１１をほぼ１μ被着するものであ
る。この方法によればゲート長lgの長さMo７を
CF7プラズマでサイドエツチする量によつて決定
されるが、均一かつ再現性良くサイドエツチング
することは困難であり、CF4プラズマの均一性、
電力、ガス流量等の条件によつてそのエツチング
速度が異るため20〜30％のばらつきが有りそのた
め前述した如く電界効果トランジスタの特性に影
響するものである。
図に示す様なセルフアライメワトによる方法が用
いられている。すなわち、第２図イに示す如く半
絶縁性GaAs基板５表面に不純物濃度ほぼ1017cm
-3、厚さ0.2μのｎ形能動層６を形成する。次に
第２図ロに示す如く前記ｎ形GaAs能動層６とシ
ヨツトキー障壁を形成する金属例えばモリブデン
（Mo）７を1500Å程度被着し、さらにゲート抵抗
（Rg）を減少させ、電極引出し用金（Au）線の
ボンデイングを容易とするためにほぼ１μのAu
８を被着する。次に第２図ハに示す如くゲート領
域の長さ例えばｌ＝３μを感光性樹脂９でマスク
し、Au８およびMo７を選択的に除去する。これ
は反応性スパツタリング法等が用いられる。そし
てCF4ガスプラズマ等によつてMo７を第２図ニ
に示す如くサイドエツチングしゲート長lg＝１μ
を残存させる。しかる後感光性樹脂９を除去し第
２図ホに示す如く前記ｎ形GaAs能動層とオーミ
ツクコンタクトを形成する金属、例えばAu・Ge
１０をほぼ1000Å被着し450℃、１分間熱処理を
行いソース・ドレインを形成した後、電極引出し
用Au線のデンデイングを容易にしかつＲsを減少
するためにAu１１をほぼ１μ被着するものであ
る。この方法によればゲート長lgの長さMo７を
CF7プラズマでサイドエツチする量によつて決定
されるが、均一かつ再現性良くサイドエツチング
することは困難であり、CF4プラズマの均一性、
電力、ガス流量等の条件によつてそのエツチング
速度が異るため20〜30％のばらつきが有りそのた
め前述した如く電界効果トランジスタの特性に影
響するものである。
本発明は前記欠点を改善するための製造方法を
提供するものである。以下実施例である第３図を
参照しながら本発明を説明する。
提供するものである。以下実施例である第３図を
参照しながら本発明を説明する。
第３図イに示す如く半絶縁性GaAs基板１２上
に不純物濃度のほぼ10-17cm-3、厚さほぼ0.2μの
ｎ形能動層１３を形成する。これはエピタキシヤ
ル法あるいはイオン注入法で形成することが出来
る。ｎ形能動層表面上に第１の絶縁膜として
Si3N4膜１４を例えば約2000Åの厚さにC.V.D.法
により被着形成し、さらに第１の感光性樹脂１５
をソースおよびドレインとゲートとなる領域の間
となる領域に被着形成する。これは感光性樹脂膜
を露光現像することによつて容易に形成出来る。
すなわち露光現像によつてソース、ドレイン、ゲ
ートとなる領域の感光性樹脂を除去するものであ
り、例えばゲート領域は長さl′＝１μ程度であ
り、ソースおよびゲートとなる領域の間l″＝1.5
μ程度とする。次に第３図ロに示す如く第２の絶
縁膜としてSiO2膜１６をC.V.D.法によつて厚さ
ほぼ3000Å程度に被着形成する。しかる後第２の
感光性樹脂膜１７をゲートとなる領域および前記
感光性樹脂膜１５上のSiO2膜１６上で選択的に
被着する。ここで第２の感光性樹脂膜１７はマス
ク合わせ余裕として第１の感光性樹脂膜１５のゲ
ートとなる領域の反対側端よりそれぞれ0.5μ程
度小さくする方が好ましいがこれは合わせ装置あ
るいは人的要因によつてはさらに小さくすること
も可能である。そして第２の感光性樹脂膜１７を
マスクとしてHF系エツチング液でSiO2膜１６、
CF4プラズマSi3N4膜１４を選択的に除去し、ソ
ース、ドレインとなる領域の前記ｎ形GaAs能動
層１３の表面を露出させる。この時ソースとドレ
インの距離は第１の感光性樹脂膜１５で決められ
ている。次に第３図ニに示す如く前記ｎ形GaAs
能動層１３とオーミツクコンタクトを形成する金
属として例えばAuGe１８をほぼ3000Å被着し、
400〜500℃で熱処理を行つた後第３図ホに示す如
く第２の感光性樹脂膜１７を除去することにより
同時に該感光性樹脂膜１７上のAu−Ge１８を選
択的に除去するいわゆるリフトオフ法を用いて行
う。さらにHF系エツチング液に浸すことによつ
て第１の感光性樹脂膜１５およびゲートとなる領
域上のSi3N4１４の表面上の残存するSiO2膜１６
を除去した後、第１の感光性樹脂膜１５をマスク
としてゲートとなる領域のSi3N4膜１４をCF4プ
ラズマによつて選択的に除去してゲートとなる領
域の前記ｎ形GaAs能動層１３の表面を露出させ
た後第３図ヘに示す如く該ｎ形GaAs能動層とシ
ヨツトキー障壁を形成する金属例えばMo１９を
ほぼ3000Å被着形成した後第３図トに示す如く第
１の感光性樹脂膜１５を除去することにより同時
に該感光性樹脂膜１５上のMo１９を除去してMo
のゲート電極１９′を形成する。しかる後ソース
抵抗Ｒsの減少およびボンデイングを容易にする
ために前記ソース、ドレインオーミツク金属Au
−Ge１８上の所定のMo１９を除去してAuを１μ
程度被着すればよく、これはソース、ドレイン間
の距離を例えば６μ程度にすれば容易にマスク合
わせが出来実質的なソース抵抗はAu−Ge１８に
よるソースとゲートとの距離であるので多少の合
わせずれは問題ない。なお、以上説明した実施例
に於ては第１の感光性樹脂膜１５はネガタイプ感
光性樹脂例えばKTFR（商品名）を用い、第２の
感光性樹脂膜１７にはポジタイプ感光性樹脂膜
AZ−1350（商品名）を用いた方が有利である。
これはポジタイプ感光性樹脂はアセトンに容易に
溶解するがネガタイプ感光性樹脂はアセトンに溶
解しないため第２の感光性樹脂膜１７でリフトオ
フ法を実施する際第１の感光性樹脂膜１５の保護
性を良くするためである。その時第１の感光性樹
脂膜１５はSiO2膜１６とAu−Ge１８で保護され
ているのでさらに保護を強めるためである。また
第２の感光性樹脂膜１７は比較的厚く例えば２μ
程度にしておけば該感光性樹脂膜１７によるリフ
トオフ法の実施を容易にすることが出来る。
に不純物濃度のほぼ10-17cm-3、厚さほぼ0.2μの
ｎ形能動層１３を形成する。これはエピタキシヤ
ル法あるいはイオン注入法で形成することが出来
る。ｎ形能動層表面上に第１の絶縁膜として
Si3N4膜１４を例えば約2000Åの厚さにC.V.D.法
により被着形成し、さらに第１の感光性樹脂１５
をソースおよびドレインとゲートとなる領域の間
となる領域に被着形成する。これは感光性樹脂膜
を露光現像することによつて容易に形成出来る。
すなわち露光現像によつてソース、ドレイン、ゲ
ートとなる領域の感光性樹脂を除去するものであ
り、例えばゲート領域は長さl′＝１μ程度であ
り、ソースおよびゲートとなる領域の間l″＝1.5
μ程度とする。次に第３図ロに示す如く第２の絶
縁膜としてSiO2膜１６をC.V.D.法によつて厚さ
ほぼ3000Å程度に被着形成する。しかる後第２の
感光性樹脂膜１７をゲートとなる領域および前記
感光性樹脂膜１５上のSiO2膜１６上で選択的に
被着する。ここで第２の感光性樹脂膜１７はマス
ク合わせ余裕として第１の感光性樹脂膜１５のゲ
ートとなる領域の反対側端よりそれぞれ0.5μ程
度小さくする方が好ましいがこれは合わせ装置あ
るいは人的要因によつてはさらに小さくすること
も可能である。そして第２の感光性樹脂膜１７を
マスクとしてHF系エツチング液でSiO2膜１６、
CF4プラズマSi3N4膜１４を選択的に除去し、ソ
ース、ドレインとなる領域の前記ｎ形GaAs能動
層１３の表面を露出させる。この時ソースとドレ
インの距離は第１の感光性樹脂膜１５で決められ
ている。次に第３図ニに示す如く前記ｎ形GaAs
能動層１３とオーミツクコンタクトを形成する金
属として例えばAuGe１８をほぼ3000Å被着し、
400〜500℃で熱処理を行つた後第３図ホに示す如
く第２の感光性樹脂膜１７を除去することにより
同時に該感光性樹脂膜１７上のAu−Ge１８を選
択的に除去するいわゆるリフトオフ法を用いて行
う。さらにHF系エツチング液に浸すことによつ
て第１の感光性樹脂膜１５およびゲートとなる領
域上のSi3N4１４の表面上の残存するSiO2膜１６
を除去した後、第１の感光性樹脂膜１５をマスク
としてゲートとなる領域のSi3N4膜１４をCF4プ
ラズマによつて選択的に除去してゲートとなる領
域の前記ｎ形GaAs能動層１３の表面を露出させ
た後第３図ヘに示す如く該ｎ形GaAs能動層とシ
ヨツトキー障壁を形成する金属例えばMo１９を
ほぼ3000Å被着形成した後第３図トに示す如く第
１の感光性樹脂膜１５を除去することにより同時
に該感光性樹脂膜１５上のMo１９を除去してMo
のゲート電極１９′を形成する。しかる後ソース
抵抗Ｒsの減少およびボンデイングを容易にする
ために前記ソース、ドレインオーミツク金属Au
−Ge１８上の所定のMo１９を除去してAuを１μ
程度被着すればよく、これはソース、ドレイン間
の距離を例えば６μ程度にすれば容易にマスク合
わせが出来実質的なソース抵抗はAu−Ge１８に
よるソースとゲートとの距離であるので多少の合
わせずれは問題ない。なお、以上説明した実施例
に於ては第１の感光性樹脂膜１５はネガタイプ感
光性樹脂例えばKTFR（商品名）を用い、第２の
感光性樹脂膜１７にはポジタイプ感光性樹脂膜
AZ−1350（商品名）を用いた方が有利である。
これはポジタイプ感光性樹脂はアセトンに容易に
溶解するがネガタイプ感光性樹脂はアセトンに溶
解しないため第２の感光性樹脂膜１７でリフトオ
フ法を実施する際第１の感光性樹脂膜１５の保護
性を良くするためである。その時第１の感光性樹
脂膜１５はSiO2膜１６とAu−Ge１８で保護され
ているのでさらに保護を強めるためである。また
第２の感光性樹脂膜１７は比較的厚く例えば２μ
程度にしておけば該感光性樹脂膜１７によるリフ
トオフ法の実施を容易にすることが出来る。
以上説明した本発明によればソースおよびドレ
インとゲートとの距離は１回の露出現像によつて
すなわち第１の感光性樹脂膜１５のみによつて決
定されるためそのばらつきは無く再現性良く形成
されるもので前記説明した欠点は解消出来るもの
でありさらにゲートとなる領域はシヨツトキー障
壁金属被着直前まで最初に被着形成したSi3N4膜
１４によつて保護されるため良好な半導体−金属
界面が得られるため信頼性、耐圧向上も可能であ
り、さらに前記説明した従来のセルフアライメン
トによる方法ではソースおよびドレインとゲート
との間はｎ形GaAs能動層６が最終的に露出して
おり表面リークによる耐圧低下や劣化の原因とな
つていたのに対し本発明ではソースおよびドレイ
ンとゲートとの間は工程最初に形成された第１の
絶縁膜としてのSi3N4膜１４によつて覆われてい
るため表面リークによる耐圧低下や劣化も防止す
ることが可能である。この様に本発明での効果は
大なるものがある。
インとゲートとの距離は１回の露出現像によつて
すなわち第１の感光性樹脂膜１５のみによつて決
定されるためそのばらつきは無く再現性良く形成
されるもので前記説明した欠点は解消出来るもの
でありさらにゲートとなる領域はシヨツトキー障
壁金属被着直前まで最初に被着形成したSi3N4膜
１４によつて保護されるため良好な半導体−金属
界面が得られるため信頼性、耐圧向上も可能であ
り、さらに前記説明した従来のセルフアライメン
トによる方法ではソースおよびドレインとゲート
との間はｎ形GaAs能動層６が最終的に露出して
おり表面リークによる耐圧低下や劣化の原因とな
つていたのに対し本発明ではソースおよびドレイ
ンとゲートとの間は工程最初に形成された第１の
絶縁膜としてのSi3N4膜１４によつて覆われてい
るため表面リークによる耐圧低下や劣化も防止す
ることが可能である。この様に本発明での効果は
大なるものがある。
なお本発明において第１の感光性樹脂の残存さ
せる領域はソースおよびドレインとゲートとなる
領域との間のみならずソース、ドレイン、ゲート
となるそれぞれの領域以外に残存することはもち
ろんかまわない。第１の絶縁膜と第２の絶縁膜と
異る絶縁膜を使用するのはエツチング液が異るた
め選択エツチが容易であるからであるが同種の絶
縁膜でもかまわない。また第１の感光性樹脂と第
２の感光性樹脂についても同じ感光性樹脂を用い
ることはもちろんかまわない。
せる領域はソースおよびドレインとゲートとなる
領域との間のみならずソース、ドレイン、ゲート
となるそれぞれの領域以外に残存することはもち
ろんかまわない。第１の絶縁膜と第２の絶縁膜と
異る絶縁膜を使用するのはエツチング液が異るた
め選択エツチが容易であるからであるが同種の絶
縁膜でもかまわない。また第１の感光性樹脂と第
２の感光性樹脂についても同じ感光性樹脂を用い
ることはもちろんかまわない。
第１図イ，ロはシヨツトキーゲート型電界効果
トランジスタの原理的な製造方法を説明するため
の図、第２図イ〜ホは従来の製造方法を説明する
ための図、第３図イ〜トは本発明を説明するため
の図である。 １２……GaAs基板、１３……ｎ形能動層、１
４……Si3N4膜、１５……第１の感光性樹脂、１
６……SiO2膜、１７……第２の感光性樹脂、１
８……オーミツクコンタクトを形成する金属、１
９……シヨツトキー障壁を形成する金属。
トランジスタの原理的な製造方法を説明するため
の図、第２図イ〜ホは従来の製造方法を説明する
ための図、第３図イ〜トは本発明を説明するため
の図である。 １２……GaAs基板、１３……ｎ形能動層、１
４……Si3N4膜、１５……第１の感光性樹脂、１
６……SiO2膜、１７……第２の感光性樹脂、１
８……オーミツクコンタクトを形成する金属、１
９……シヨツトキー障壁を形成する金属。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板表面上に第１の絶縁膜を形成し、
前記絶縁膜上の少なくともソースおよびドレイン
とゲートとなるそれぞれの領域の間に第１の感光
性樹脂を選択的に被着させる工程と、前記工程を
終了した半導体基板表面上に第２の絶縁膜を被着
する工程と、該絶縁膜上の少なくともゲートとな
る領域を含んで第２の感光性樹脂を選択的に被着
する工程と、前記第１、第２の感光性樹脂をマス
クとして第１、第２の絶縁物を選択的に除去し、
ソース、ドレインとなる領域の前記半導体基板を
露出させる工程と、該半導体基板表面にオーミツ
クコンタクトを形成する金属を被着する工程と、
第２の感光性樹脂とその表面上の前記金属を同時
に除去し、第２の絶縁膜を除去しさらに第１の感
光性樹脂をマスクとして少なくともゲートとなる
領域の前記第１の絶縁膜を選択除去する工程と、
前記半導体基板の少なくともゲートとなる領域に
該半導体基板とシヨツトキー障壁を形成する金属
を被着する工程と、第１の感光性樹脂膜とその表
面上の該金属を同時に除去する工程とを含むこと
を特徴とする電界効果トランジスタの製造方法。 ２ 第１の絶縁膜がSi3N4で第２の絶縁膜がSiO2
であることを特徴とする特許請求の範囲第１項に
記載の電界効果トランジスタの製造方法。 ３ 第１の感光性樹脂がネガタイプであり、第２
の感光性樹脂がポジタイプであることを特徴とす
る特許請求の範囲第１項に記載の電界効果トラン
ジスタの製造方法。 ４ 第１の絶縁膜と第２の絶縁膜が同じであるこ
とを特徴とする特許請求の範囲第１項に記載の電
界効果トランジスタの製造方法。 ５ 第１の感光性樹脂と第２の感光性樹脂とが同
じであることを特徴とする特許請求の範囲第１項
に記載の電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1917779A JPS55111177A (en) | 1979-02-20 | 1979-02-20 | Method of manufacturing field-effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1917779A JPS55111177A (en) | 1979-02-20 | 1979-02-20 | Method of manufacturing field-effect transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55111177A JPS55111177A (en) | 1980-08-27 |
| JPS621271B2 true JPS621271B2 (ja) | 1987-01-12 |
Family
ID=11992059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1917779A Granted JPS55111177A (en) | 1979-02-20 | 1979-02-20 | Method of manufacturing field-effect transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55111177A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09106387A (ja) * | 1995-10-09 | 1997-04-22 | Hozumi Nishie | 入力数値の指示具付電子式卓上計算機 |
-
1979
- 1979-02-20 JP JP1917779A patent/JPS55111177A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09106387A (ja) * | 1995-10-09 | 1997-04-22 | Hozumi Nishie | 入力数値の指示具付電子式卓上計算機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55111177A (en) | 1980-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4711858A (en) | Method of fabricating a self-aligned metal-semiconductor FET having an insulator spacer | |
| GB1413058A (en) | Semoconductor devices | |
| JPS59229876A (ja) | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH0358177B2 (ja) | ||
| JPS621271B2 (ja) | ||
| JPS592385B2 (ja) | メサ型非活性Ｖゲ−トＧａＡｓ電界効果トランジスタとその製造方法 | |
| JP2906856B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0434822B2 (ja) | ||
| JPS61240684A (ja) | シヨツトキ−型電界効果トランジスタ及びその製造方法 | |
| JPS6057980A (ja) | 半導体装置の製造方法 | |
| JPH028454B2 (ja) | ||
| JPS6037173A (ja) | 電界効果トランジスタの製造方法 | |
| JPS59986B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS5852351B2 (ja) | 半導体装置の製造方法 | |
| JPS6272175A (ja) | 半導体装置の製造方法 | |
| JPS60116178A (ja) | 半導体装置の製造方法 | |
| JPH0574814A (ja) | シヨツトキ・ゲート形電界効果トランジスタの製造方法 | |
| JPS61290777A (ja) | シヨツトキ−ゲ−ト電極を製造する方法 | |
| JPH01161873A (ja) | 半導体装置の製造方法 | |
| JPS59113670A (ja) | 電界効果型半導体装置の製造方法 | |
| JPS58199568A (ja) | 半導体装置およびその製造方法 | |
| JPH0217933B2 (ja) | ||
| JPS6077469A (ja) | 半導体装置の製造方法 | |
| JPH03259539A (ja) | 半導体装置の製造方法 | |
| JPS6366973A (ja) | 半導体装置の製造方法 |