JPS621250A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS621250A
JPS621250A JP13956185A JP13956185A JPS621250A JP S621250 A JPS621250 A JP S621250A JP 13956185 A JP13956185 A JP 13956185A JP 13956185 A JP13956185 A JP 13956185A JP S621250 A JPS621250 A JP S621250A
Authority
JP
Japan
Prior art keywords
metallic
semiconductor element
stem
solder
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13956185A
Other languages
English (en)
Inventor
Takahisa Hiraki
平木 隆久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13956185A priority Critical patent/JPS621250A/ja
Publication of JPS621250A publication Critical patent/JPS621250A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置、特に金属キャンケースを用いた半
導体装置に関する。
〔従来の技術〕
従来のキャンケースを用いた半導体装置は、第2図の断
面図に示すように、金属ステム外被体11の内部に充填
したガラス3により、金属ステム外被体11と絶縁して
外部取り出しり−ド2,2を設けてなるステムベース上
に、半導体素子4を金合金系ソルダ5でiワントし、さ
らに、半導体素子40表面電極と外部取り出しリード2
,2の頂部およびステムベース上の半導体素子4のマウ
ント部近傍との間を金属細線6,6および7によりボン
ディングした後、金属キャップをかぶせ気密封止して形
成されていた。
〔発明が解決しようとする問題点〕
上述した従来の半導体装置は、半導体素子をマウントす
る金合金系ソルダが金属面とよく濡れるため、金属ステ
ムベース面の半導体素子マウント部近傍まで広く流出し
ていた。そのために、ステムベース上面に金属細線をボ
ンディングする場合、流出したソルダ面上にボンディン
グすると、ボンディング強度劣化が起こりやすく、その
ため、流出したソルダ面を避けて、ボンディングしなけ
れハナラない。その結果、金棒細線がステムベース面に
ボンディングできる箇所が半導体素子から遠距離で、し
かも一定位置でなくなり、作業の自動化が困難であった
。また、ボンディングされた金属細線が長くなるため、
特に高周波帯用デバイスにおいて、高周波特性の劣化が
生じるという問題があった。
〔問題点を解決するための手段〕
本発明の半導体装置では、ステムベース上の半導体素子
マウント部と金属細線でボンディングされる箇所との間
に1マウント用ソルダの流出を阻止するための貫通孔が
前記ステムベースの金属ステム外被体にあけられている
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は、本発明の一実施例の断面図である。
コバール(Fe−Ni−Co合金)よりなる金属ステム
外被体lには、プレス加工にて成形された長円状の貫通
孔9,9を有してお如、外被体lの内部に充填されたホ
ウケイ酸ガラス3でもって、コバールよりなる外部取り
出しリード2.2が共にシールされ、貫通孔9.9には
ガラス3で充満されている。
このステムベースに半導体素子4をAu−8i。
Au−an等からなる金合金系ソルダ5でマウントし、
半導体素子の表面電極と外部取り出しり−ド2゜2の頂
部及び金属ステムベース面上へAu、A/等の金属細線
6,6.7にてボンディングされた組立品に、Fe、r
e系合金、キエプロニッケル等からなる金属キャップ8
と抵抗溶接にて気密封止された構造をしている。
半4体−素子4を金合金系ソルダ5にてマウントする際
には、金合金系ソルダ5が金属面とよく濡れるために半
導体素子40周辺に流出するが、金合金系ソルダ5は絶
縁体であるガラスと謂れないという性質から、金合金系
ソルダ5の流出はガラス面となっている貫通孔部と金属
ステムベース部との境界で防ぐことができ、ソルダ流出
の範囲が抑制された半導体装置を作成することができる
〔発明の効果〕
以上説明したように、本発明は金属ステム外被体に貫通
孔を設けて、半導体素子をマウントする際のソルダ流出
tlnぐことができることにより、半導体素子から金属
ステムベース面に金属細線にてボンディングする場合、
定位置にボンディングすることができ、ボンディングの
自動化が可能となる。また、ボンディング距膣も短くす
ることが可能となり、高周波帝用デバイスの特性面にお
いても信頼性の高いものを得ることができる。
また本発明は、実施例に示したような貫通孔の形状に限
定されることがないことは、いうまでもない。
【図面の簡単な説明】
第1図は本発明の一実施例を示す断面図、第2図は従来
のキャンケース入りの半導体装置の断面図である。 1.11・・・・・・金属ステム外被体、2・旧・・外
部取り出しリード、3・・・・・・ガラス、4・・・・
・・半導体素子、5・・・・・・金合金系ソルダ、6,
7・旧・・金属細線、8・・・・・・金属キャップ、9
・・・・・・貫通孔。

Claims (1)

    【特許請求の範囲】
  1. 金属ステム外被体内に充填したガラスにより前記金属ス
    テム外被体と絶縁した外部取出しリードを有するステム
    ベース上面に半導体素子をマウントし、この素子電極と
    前記外部取り出しリードおよび前記ステムベース上面と
    の間を金属細線で接続し、金属キャップをかぶせて気密
    封止してなる半導体装置において、前記ステムベース上
    の半導体素子マウント部分から金属細線接続部に流出す
    る接着ソルダの流出阻止用の貫通孔が、前記金属ステム
    外被体にあけられていることを特徴とする半導体装置。
JP13956185A 1985-06-26 1985-06-26 半導体装置 Pending JPS621250A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13956185A JPS621250A (ja) 1985-06-26 1985-06-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13956185A JPS621250A (ja) 1985-06-26 1985-06-26 半導体装置

Publications (1)

Publication Number Publication Date
JPS621250A true JPS621250A (ja) 1987-01-07

Family

ID=15248130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13956185A Pending JPS621250A (ja) 1985-06-26 1985-06-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS621250A (ja)

Similar Documents

Publication Publication Date Title
US6153924A (en) Multilayered lead frame for semiconductor package
JPH03225854A (ja) 半導体デバイス及びその製造方法
US4818821A (en) Brazed leaded package
KR100582613B1 (ko) 리드 프레임 및 이를 이용한 반도체 장치
JPS621250A (ja) 半導体装置
JPS6125252Y2 (ja)
JPS63122250A (ja) 半導体装置
JPS6032775Y2 (ja) 気密端子
JPS62285448A (ja) ハ−メチツクシ−ル構造
JPS638620B2 (ja)
JPS6043660B2 (ja) 半導体装置
JPH0636821A (ja) 気密封止パッケージへの同軸型気密コネクタ取付け方法
KR100201387B1 (ko) 반도체 패키지
JPS639372B2 (ja)
JPS6336688Y2 (ja)
KR830002575B1 (ko) 기밀단자(氣密端子)의 제조방법
JPH04336454A (ja) 半導体装置
JPS5852858A (ja) 半導体装置
JPS59193049A (ja) 半導体装置用ステム
JPH03169057A (ja) 半導体装置
JPH04214654A (ja) 半導体チップの実装構造
JPS5952852A (ja) 混成集積回路装置
JPS5813028B2 (ja) 半導体装置
JPS6336550A (ja) 半導体装置
JPS639663B2 (ja)