JPS59193049A - 半導体装置用ステム - Google Patents

半導体装置用ステム

Info

Publication number
JPS59193049A
JPS59193049A JP58066407A JP6640783A JPS59193049A JP S59193049 A JPS59193049 A JP S59193049A JP 58066407 A JP58066407 A JP 58066407A JP 6640783 A JP6640783 A JP 6640783A JP S59193049 A JPS59193049 A JP S59193049A
Authority
JP
Japan
Prior art keywords
lead
stem
hole
terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58066407A
Other languages
English (en)
Inventor
Shozo Noguchi
野口 召三
Shoji Hashizume
昭二 橋詰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58066407A priority Critical patent/JPS59193049A/ja
Publication of JPS59193049A publication Critical patent/JPS59193049A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、金属ベースにガラスを介してリード端子を気
密封止した半導体装置用ステムの構造に関する本のであ
る。
一般に半導体装置用ステムを用いた半導体装置は、ステ
ムの金属ベース上に半導体菓子を固定し。
半導体素子の電極とリード端子とを金属細線で電気的に
接続した後、金属キャップで半導体装置内部を気密封止
した構造を有している。
これらの半導体装置に於いては、半導体装置が組み込ま
れ使用される実装基板、ソケット等の関係で、汎用性を
もたせる為ステムの外形、リード端子の外部導出位置等
が標準化されている。一方、最近半導体装置の多機能化
が進むにつれ、ステムに複数の半導体素子あるいは回路
基板等が収納される半導体装置が多くなってきている。
また、高周波半導体装置の例にみられる如く、半導体素
子の電極とリード端子とを電気的に接続する為の金属側
線長を短くすることにより、インダクタンスを減少させ
高周波特性を向上させるといった高性能化が進んできて
いる。
しかるに従来の半導体装置用ステムでは、上述の如くリ
ード端子の外部導出位置が決められている為、半導体素
子及び回路基板等を載置する為のスペースが制限された
り、金属側線長を短かくできないといった欠点を有して
いる。
第1図、第2図は、それぞれ従来の半導体装置用ステム
の縦断面図である。第1図に於いて、1は半導体装置用
ステムで、金属ベース2の貫通孔3全通しガラス4によ
ってこれと絶縁されたリード端子5が気密封着されてい
る。このような半導体装置用ステム1の金属ベース2上
に半導体素子6が搭載された回路基板7が載置されてい
る。半導体素子6の電極(図示せず)と回路基板7の電
極(図示せず)とリード端子5とは金属a1線8によっ
て電気的に接続されている。
また第2図では、半導体装置用ステム1の金属ベース2
上に直接半導体素子6が搭載され、該半導体素子6の電
極(図示せず)とリード端子5とは金属細線8によって
電気的に接続されている。
このような第1図の半導体装置用ステムに於いては、ス
テム1の外径及びリード端子5の外部導出位置が決めら
れている為、回路基板7全載置するスペースがリード端
子5の内部導出位置で制限されて狭くなる。この為大き
な回路基板を取付けることができないといった欠点、な
らびに回路基板7を取付ける為に使用するろう材がガラ
ス7一ル部に流れ易くガラスにクラックを生じ気密性を
損なう恐れがある等の欠点を有している。
また、第2図の半導体装置用ステム1に於いても、リー
ド端子5の外部導出位置が決められている為該リード端
子5と半導体素子6との距離が長くなり、半導体素子6
とリード端子5と全電気的に接続する金属細線8が長く
なり、高周波半導体装置に於いては電気的特性を低下さ
せるという欠点を有している。
本発明は、従来のこのような半導体装置用ステムの欠点
を改良し、実装上の汎用性を損なうことなく半導体素子
及び回路基板全載置する金属ベース面のスペースを広く
した半導体装置用ステムを提供すること、及び金属細線
長を短かくできるように、半導体素子の載置部にリード
端子の内部導出位置を近づけた半導体装置用ステムを提
供することを目的とするものである。
即ち本発明は、金属ベースの貫通孔内でリード端子に屈
曲部を設けることにより、リード端子の外部導出位置と
内部導出位置と全偏心させるようにしたことを特徴とす
るもので、このような本発明によれば、例えばリード端
子を金洟ベースの貫通孔内で屈曲させ、内部の導出位置
を外部の導出位置より外側にすることにより、半導体素
子及び回路基板を載置する金属ベース面のスペースを広
くした半導体装置用ステムを提供することができる。ま
た同様に、内部の導出位置を外部の導出位置よシ内側に
することにより、半導体素子の載置部にリード端子を近
づけることができ、金属細線の長さを短かくすることが
可能な半導体装置用ステムを提供することができる。
以下本発明をよりよく理解できるよう実施例につき図面
を参照して説明する。第3図は、本発明の半導体装置用
ステムの一実施例を示す縦断面図で、上述の第1図で説
明した従来の欠点の改良に係るものでおる。第4図は、
本発明のもう一つの実施例を示す縦断面図で、上述の第
2図で説明した従来の欠点の改良に係るものである。
第3図に於いて、11は半導体装置用ステムで、金属ベ
ース12には途中に段部9を有しリード端子の外部導出
側で径が大きくなっている偏心貫通孔13が設けられて
いる。この偏心貫通孔13に、屈曲部10を有する− 
    −屈曲リード端子15がガラス14によって気
密封着されている。第3図の実施例では、偏心貫通孔1
3は、外部導出側で孔径が金属ベース12の内側に向か
って大きくなっておシ、一方内部導出側では従来と同じ
孔径で金属ベース12の外側にくるように偏心させであ
る。又、屈曲リード端子工5は屈曲部10で曲げられ、
内部導出側が榎準位置である外部導出位置より外側にな
るようガラス14で気密封着されている。
このような本発明の半導体装置用ステム11に於いては
、金属ベース12上に半導体素子6の搭載された回路基
板を載置するする際、屈曲リード端子15の外部導出側
よりも内部導出側は外側に位置させることができるので
5回路基板を載置するスペースが広くなり、従来の半導
体装置用ステムを使用するのに比べ、大きな回路基板1
7を取付けることが可能となり、また回路基板を取付け
るために使用するろう材がガラスクール部に流れてガラ
スにクラックを生じ気密性を損なうといった欠点を防止
することができる。
第4図の実施例では、偏心貫通孔13は、外部導出側で
孔径が金橋ベース12の外側に向かって犬きくなってお
り、内部導出側では従来と同じ孔径で金属ベース12の
内側にくるように偏心させである。又、屈曲リード端子
15は屈曲部10で曲げられ、内部導出側が標準位置で
ある外部導出位置より内側になるようガラス14で気密
封着されている。このような本発明の半導体装置用ステ
ム11に於いては、金属ベース12上に載置された半導
体素子6に屈曲リード端子15の内部導出側を近づける
ことができるため、轡−一呵←←←G陽1≠釦かシしか →嫡Hト≠−帆該半導体素子6の電極と屈曲リード端子
15とを短かい金属細線18で電気的に接続することが
でき、電気的特性に優れた半導体装置の提供が可能とな
る。
以上、本発明の二つの実施例につき図面を参照して説明
したが、本発明はリード端子の数や導出方向、又金属ベ
ースやリード端子の材質等に関係なく上記した効果が生
ずることは明らかであろう。
【図面の簡単な説明】
第1図、第2図は従来の半導体装置用ステムの縦断面図
である。第3図は本発明の半導体装置用ステムの一実施
例を示す縦断面図、第4図は本発明の半導体装置用ステ
ムのもう一つの実施例ケ示す縦断面図である。 1.11・・・・・・半導体装置用ステム、2.12・
・・・・・金属ベース、3・・・・・・貫通孔、13・
・・・・・偏心貫通孔、4・・・・・・ガラス、5・・
・・・・リード端子、15・・・・・・屈曲リード端子
、6・・・・・・半導体素子、7・・・・・・回路基板
、17・・・・・・大きな回路基板、8・・・・・・金
属細線、18・・・・・・短かい金属細線、9・・・・
・・段部、10・・・・−屈曲部。 髪1図 芳2図 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1. 金属ベースに設けられた貫通孔にガラスを介してリード
    端子を気密封止してなる半導体装置用ステムに於いて、
    前記貫通孔内でリード端子に屈曲部を設け、該リード端
    子の内部導出位置と外部導出位置とが偏心して設けられ
    ていることを特徴とする半導体装置用ステム。
JP58066407A 1983-04-15 1983-04-15 半導体装置用ステム Pending JPS59193049A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58066407A JPS59193049A (ja) 1983-04-15 1983-04-15 半導体装置用ステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58066407A JPS59193049A (ja) 1983-04-15 1983-04-15 半導体装置用ステム

Publications (1)

Publication Number Publication Date
JPS59193049A true JPS59193049A (ja) 1984-11-01

Family

ID=13314908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58066407A Pending JPS59193049A (ja) 1983-04-15 1983-04-15 半導体装置用ステム

Country Status (1)

Country Link
JP (1) JPS59193049A (ja)

Similar Documents

Publication Publication Date Title
GB2132830A (en) Chip-type microfuse
JPS5931217B2 (ja) マイクロ波集積回路用パッケ−ジ
JPS59193049A (ja) 半導体装置用ステム
JPH01213018A (ja) 弾性表面波ディバイスの構造
JPH01232753A (ja) 半導体装置
JP2003198310A (ja) 圧電振動子収納用パッケージ
JPH077111A (ja) 半導体装置用表面実装型パッケージ
JPH0119395Y2 (ja)
JPH042478Y2 (ja)
JPH0319406A (ja) 表面実装型水晶発振器
KR820000835Y1 (ko) Dhd형 다이오드
JPH0214558A (ja) 半導体集積回路装置
JP2001211050A (ja) 台座付水晶振動子
JP2000323625A (ja) 半導体装置
JPH04328909A (ja) 表面実装可能な弾性表面波装置
JPS6240439Y2 (ja)
JPS61131908A (ja) チツプ型水晶振動子
JPS62125605A (ja) 高周波コイル
JPS62241415A (ja) 圧電振動子
JPH0818381A (ja) 水晶発振器用パッケージ
JPS58212219A (ja) チツプ状圧電振動部品
JP2000091468A (ja) 半導体装置およびその製造方法
JPH08306815A (ja) 電子部品用パッケージ
JPH0229018A (ja) 表面実装部品
JPH11145377A (ja) 電力半導体装置