JP2000323625A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000323625A JP2000323625A JP2000129910A JP2000129910A JP2000323625A JP 2000323625 A JP2000323625 A JP 2000323625A JP 2000129910 A JP2000129910 A JP 2000129910A JP 2000129910 A JP2000129910 A JP 2000129910A JP 2000323625 A JP2000323625 A JP 2000323625A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- semiconductor element
- input
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の基板への実装を高密度化するこ
とができるようにするものである。 【構成】 半導体装置の樹脂モールド筐体１３の上面ま
たは下面に凹部１６を設け、この凹部１６に入出力端子
１５を設置したものである。
とができるようにするものである。 【構成】 半導体装置の樹脂モールド筐体１３の上面ま
たは下面に凹部１６を設け、この凹部１６に入出力端子
１５を設置したものである。
Description
【０００１】
【発明の属する技術分野】本発明は基板上に高密度実装
することができる半導体装置に関するものである。
することができる半導体装置に関するものである。
【０００２】
【従来技術】図３は従来のＤＩＰ型半導体装置を示す斜
視図であり、図４はこのＤＩＰ型半導体装置を基板上に
実装した場合の側面図である。図において、１は、入出
力端子２を２方向に設置したＤＩＰ（デュアル・インラ
イン・パッケージ）型に代表される挿入形の半導体装置
である。
視図であり、図４はこのＤＩＰ型半導体装置を基板上に
実装した場合の側面図である。図において、１は、入出
力端子２を２方向に設置したＤＩＰ（デュアル・インラ
イン・パッケージ）型に代表される挿入形の半導体装置
である。
【０００３】このＤＩＰ型半導体装置１の入出力端子２
を基板３の図示せぬスルーホールに挿入し、半田で接合
するものである。
を基板３の図示せぬスルーホールに挿入し、半田で接合
するものである。
【０００４】図５は従来のＱＦＰ型半導体装置を示す斜
視図であり、図６はこのＱＦＰ型半導体装置を基板に実
装した場合の側面図である。図において、４は入出力端
子５を４方向に設置したＱＦＰ（クワッド・フラット・
パッケージ）型に代表される表面実装型の半導体装置で
ある。
視図であり、図６はこのＱＦＰ型半導体装置を基板に実
装した場合の側面図である。図において、４は入出力端
子５を４方向に設置したＱＦＰ（クワッド・フラット・
パッケージ）型に代表される表面実装型の半導体装置で
ある。
【０００５】このＱＦＰ型半導体装置４を基板６に搭載
し、その入出力端子５を基板６の表面の電極部に半田で
接合するものである。
し、その入出力端子５を基板６の表面の電極部に半田で
接合するものである。
【０００６】
【発明が解決しようとする課題】しかしながら、上記構
成の半導体装置、特にＤＩＰ型半導体装置では、基板に
スルーホールを設けなければならないため、スルーホー
ルの部分には基板の配線パターンを設けることができな
い。
成の半導体装置、特にＤＩＰ型半導体装置では、基板に
スルーホールを設けなければならないため、スルーホー
ルの部分には基板の配線パターンを設けることができな
い。
【０００７】また、ＱＦＰ型半導体装置では、入出力端
子が同一ピッチの場合、入出力端子数を増やすと、ＱＦ
Ｐ型半導体装置の樹脂筐体の寸法が大きくなる。
子が同一ピッチの場合、入出力端子数を増やすと、ＱＦ
Ｐ型半導体装置の樹脂筐体の寸法が大きくなる。
【０００８】このように、ＤＩＰ型半導体装置およびＱ
ＦＰ型半導体装置のいずれの入出力端子の設け方でも、
基板への高密度実装という点から満足できるものが得ら
れないという問題点があった。
ＦＰ型半導体装置のいずれの入出力端子の設け方でも、
基板への高密度実装という点から満足できるものが得ら
れないという問題点があった。
【０００９】本発明は、以上述べた基板上への高密度実
装が満足できないという問題点を除去するため、半導体
装置の筐体の平面内に、入出力端子を設置する優れた半
導体装置を提供することを目的とする。
装が満足できないという問題点を除去するため、半導体
装置の筐体の平面内に、入出力端子を設置する優れた半
導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１１】すなわち、本発明の半導体装置は、半導体
素子と、前記半導体素子を支持する部材と、表面に凹部
を有し前記部材を覆う樹脂と、前記凹部内に形成され前
記樹脂から露出する端子と、を有するものである。
素子と、前記半導体素子を支持する部材と、表面に凹部
を有し前記部材を覆う樹脂と、前記凹部内に形成され前
記樹脂から露出する端子と、を有するものである。
【００１２】上記の手段によれば、基板上への高密度実
装が満足できる半導体装置を提供することができる。
装が満足できる半導体装置を提供することができる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、本発明の実施の形態
を説明するための全図において、同一機能を有するもの
は同一符号を付与し、その繰り返しの説明は省略する。
に基づいて詳細に説明する。なお、本発明の実施の形態
を説明するための全図において、同一機能を有するもの
は同一符号を付与し、その繰り返しの説明は省略する。
【００１４】図１及び図２は、本発明の実施の形態の半
導体装置に係わる図である。図１は本発明の実施の形態
の半導体装置の構造を示し、図２は本発明の実施の形態
の半導体装置を基板に実装した場合の一部破断した側面
図である。
導体装置に係わる図である。図１は本発明の実施の形態
の半導体装置の構造を示し、図２は本発明の実施の形態
の半導体装置を基板に実装した場合の一部破断した側面
図である。
【００１５】本発明の実施の形態の半導体装置は、半導
体素子７と、半導体装置７を固着するダイパット８と、
一方の面に導体１０を配線し、他方の面に導体１１を配
線し、この導体１０と導体１１とをスルーホール１２で
接続した絶縁板９と、樹脂モールド１３と、半導体素子
７の電極と導体１０とを接続する金属細線１４と、一端
が導体１１に接続し、他端が半導体装置の筐体下面凹部
１６に配置した入出力端子１５とにより構成される。
体素子７と、半導体装置７を固着するダイパット８と、
一方の面に導体１０を配線し、他方の面に導体１１を配
線し、この導体１０と導体１１とをスルーホール１２で
接続した絶縁板９と、樹脂モールド１３と、半導体素子
７の電極と導体１０とを接続する金属細線１４と、一端
が導体１１に接続し、他端が半導体装置の筐体下面凹部
１６に配置した入出力端子１５とにより構成される。
【００１６】この構成による半導体装置を基板３上に実
装する場合、図２に示すように、その入出力端子１５
は、筐体下面凹部１６に設けたので、接合材料１７によ
り、基板３上の配線パターン（図示せず）に接合するこ
とができる。
装する場合、図２に示すように、その入出力端子１５
は、筐体下面凹部１６に設けたので、接合材料１７によ
り、基板３上の配線パターン（図示せず）に接合するこ
とができる。
【００１７】このように、半導体素子の筐体下面に設け
た凹部１６の面積すべてを入出力端子として使用するこ
とができ、基板への高密度実装を行うことができる。
た凹部１６の面積すべてを入出力端子として使用するこ
とができ、基板への高密度実装を行うことができる。
【００１８】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は上記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
の形態に基づき具体的に説明したが、本発明は上記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００１９】特に、上述の実施の形態において、入出力
端子を、半導体装置の筐体の下面に設置した場合を示し
たが、これに限定されず、筐体の上面に設けても良いこ
とはもちろんである。
端子を、半導体装置の筐体の下面に設置した場合を示し
たが、これに限定されず、筐体の上面に設けても良いこ
とはもちろんである。
【００２０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、以
下のとおりである。
的なものによって得られる効果を簡単に説明すれば、以
下のとおりである。
【００２１】本発明の半導体装置によれば、入出力端子
を半導体装置の筐体の上面または下面に設置したので、
基板への実装密度を上げることができる効果がある。
を半導体装置の筐体の上面または下面に設置したので、
基板への実装密度を上げることができる効果がある。
【図１】本発明の実施の形態の半導体装置を示す断面図
である。
である。
【図２】図１の半導体装置を基板に実装した場合を示す
一部破断した側面図である。
一部破断した側面図である。
【図３】従来のＤＩＰ型半導体装置を示す斜視図であ
る。
る。
【図４】図３の半導体装置を基板に実装した場合を示す
側面図である。
側面図である。
【図５】従来のＱＦＰ型半導体装置を示す斜視図であ
る。
る。
【図６】図５の半導体装置を基板に実装した場合を示す
側面図である。
側面図である。
７ 半導体素子 ８ ダイパット ９ 絶縁板 １０、１１ 導体 １２ スルーホール １３ 樹脂モールド １５ 入出力端子
Claims (7)
- 【請求項１】 半導体素子と、 前記半導体素子を支持する部材と、 表面に凹部を有し、前記部材を覆う樹脂と、 前記凹部内に形成され、前記樹脂から露出する端子とを
有することを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置であって、 前記凹部内に、複数の前記端子を有することを特徴とす
る半導体装置。 - 【請求項３】 表面に電極を有する半導体素子と、 前記半導体素子を支持する部材と、 表面に凹部を有し、前記部材を覆う樹脂と、 前記凹部内に形成され、前記電極と電気的に接続し、前
記樹脂から露出する端子とを有することを特徴とする半
導体装置。 - 【請求項４】 半導体素子と、 前記半導体素子を支持する部材と、 表面に凹部を有し、前記半導体素子及び前記部材とを封
止する封止樹脂と、 前記凹部内に形成され、前記封止樹脂から露出する端子
とを有することを特徴とする半導体装置。 - 【請求項５】 主表面を有し、該主表面に電極を有する
半導体素子と、 前記半導体素子を支持する部材と、 前記主表面側に凹部を有し、前記部材を覆う樹脂と、 前記凹部内に形成され、前記樹脂から露出する端子とを
有することを特徴とする半導体装置。 - 【請求項６】 請求項５記載の半導体装置であって、 前記樹脂は、前記半導体素子と前記部材とを覆うことを
特徴とする半導体装置。 - 【請求項７】 請求項５または６記載の半導体装置であ
って、 前記凹部内に、複数の前記端子を有することを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000129910A JP3589941B2 (ja) | 1992-06-18 | 2000-04-28 | 半導体装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15928692A JP3107648B2 (ja) | 1992-06-18 | 1992-06-18 | 半導体装置 |
| JP2000129910A JP3589941B2 (ja) | 1992-06-18 | 2000-04-28 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15928692A Division JP3107648B2 (ja) | 1992-06-18 | 1992-06-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323625A true JP2000323625A (ja) | 2000-11-24 |
| JP3589941B2 JP3589941B2 (ja) | 2004-11-17 |
Family
ID=33518471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000129910A Expired - Fee Related JP3589941B2 (ja) | 1992-06-18 | 2000-04-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3589941B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107484350A (zh) * | 2017-09-14 | 2017-12-15 | 中国电子科技集团公司第十三研究所 | 微波器件及其装配方法 |
-
2000
- 2000-04-28 JP JP2000129910A patent/JP3589941B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107484350A (zh) * | 2017-09-14 | 2017-12-15 | 中国电子科技集团公司第十三研究所 | 微波器件及其装配方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3589941B2 (ja) | 2004-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0127873B1 (ko) | 연부-장착된 반도체 집적 회로 디바이스용 표면-장착 팩키지 | |
| EP0521335B1 (en) | Semiconductor device mounted on a substrate | |
| US5206188A (en) | Method of manufacturing a high lead count circuit board | |
| JPH05109802A (ja) | 半導体装置 | |
| US4949220A (en) | Hybrid IC with heat sink | |
| US5151771A (en) | High lead count circuit board for connecting electronic components to an external circuit | |
| JPH09285107A (ja) | 電力変換装置 | |
| JP2000323625A (ja) | 半導体装置 | |
| JP3107648B2 (ja) | 半導体装置 | |
| JP2577916B2 (ja) | 高周波用半導体装置と該装置用リ−ドフレ−ム | |
| JPH07221419A (ja) | 混成集積回路装置 | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JPH07226454A (ja) | 半導体装置 | |
| JPH0654276U (ja) | 電装ユニットのケース構造 | |
| JPH04247645A (ja) | 金属基板の実装構造 | |
| JPH077111A (ja) | 半導体装置用表面実装型パッケージ | |
| JP2766401B2 (ja) | 表面実装型半導体装置 | |
| JP2913500B2 (ja) | 半導体装置 | |
| JPH01287987A (ja) | 混成集積回路 | |
| JPH04215466A (ja) | 半導体パッケージ | |
| JPH08316361A (ja) | 半導体装置 | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| JPH0648875Y2 (ja) | 半導体装置 | |
| JPH11195725A (ja) | 半導体装置およびその製造方法 | |
| JPH01270256A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040624 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040818 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |