JPH11145377A - 電力半導体装置 - Google Patents
電力半導体装置Info
- Publication number
- JPH11145377A JPH11145377A JP9326964A JP32696497A JPH11145377A JP H11145377 A JPH11145377 A JP H11145377A JP 9326964 A JP9326964 A JP 9326964A JP 32696497 A JP32696497 A JP 32696497A JP H11145377 A JPH11145377 A JP H11145377A
- Authority
- JP
- Japan
- Prior art keywords
- input
- power semiconductor
- output terminal
- metal
- metal base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
- H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/222—Completing of printed circuits by adding non-printed jumper connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 電力半導体装置の内部接続抵抗の改善に関す
る。 【解決手段】 金属ベース１の上にセラミックの絶縁層
２，２ａを半田付けし，絶縁層の上に入出力端子３，４
を半田付けで固定し，入出力端子の上にそれぞれ電力半
導体チップ７，８を搭載し，電力半導体チップ７，８間
を電気的に接続する金属ブリッジ６により，電力半導体
チップ間に電気回路を構成する。金属ブリッジは電力半
導体チップが接続される反対側が係合穴２１が設けら
れ，さらに先端が金属ベースに対して下がり，入出力端
子４は金属ベース１に垂直に立ち上がり，入出力端子４
の先端が金属ブリッジ６の係合穴と係合するための突起
を有している。
る。 【解決手段】 金属ベース１の上にセラミックの絶縁層
２，２ａを半田付けし，絶縁層の上に入出力端子３，４
を半田付けで固定し，入出力端子の上にそれぞれ電力半
導体チップ７，８を搭載し，電力半導体チップ７，８間
を電気的に接続する金属ブリッジ６により，電力半導体
チップ間に電気回路を構成する。金属ブリッジは電力半
導体チップが接続される反対側が係合穴２１が設けら
れ，さらに先端が金属ベースに対して下がり，入出力端
子４は金属ベース１に垂直に立ち上がり，入出力端子４
の先端が金属ブリッジ６の係合穴と係合するための突起
を有している。
Description
【０００１】
【発明の属する技術分野】本発明は電力半導体装置内の
複数の電力半導体チップ間の接続の改善に関する。
複数の電力半導体チップ間の接続の改善に関する。
【０００２】
【従来の技術】この種の従来技術を図５と図６を参照し
て説明する。この電力半導体装置は，金属ベース１と，
金属ベース１に半田付けされた絶縁層２と，この絶縁層
２に半田付けされた入出力端子３，４４と，入出力端子
３及び４４に半田付けされた第１の電力半導体チップ７
及び第２の電力半導体チップ８と，電力半導体チップ７
と８を接続する金属ブリッジ４６とを具備している。
て説明する。この電力半導体装置は，金属ベース１と，
金属ベース１に半田付けされた絶縁層２と，この絶縁層
２に半田付けされた入出力端子３，４４と，入出力端子
３及び４４に半田付けされた第１の電力半導体チップ７
及び第２の電力半導体チップ８と，電力半導体チップ７
と８を接続する金属ブリッジ４６とを具備している。
【０００３】入出力端子４４は，コの字形をして金属ベ
ースに対して水平に位置する部分が絶縁層２上に半田付
けされ，その先端が金属ベース１に対して垂直に立ち上
がる部分を有している。入出力端子４４の水平に位置す
る他方の面には第２の電力半導体チップ８が半田付けさ
れ，入出力端子４４の金属べース１に垂直に立ち上がる
部分の先端は端子幅が細くなっている。また，第２の電
力半導体チップ８の上には入出力端子４５が半田付けさ
れ，さらに，第１の電力半導体チップ７は入出力端子３
に半田付けされている。
ースに対して水平に位置する部分が絶縁層２上に半田付
けされ，その先端が金属ベース１に対して垂直に立ち上
がる部分を有している。入出力端子４４の水平に位置す
る他方の面には第２の電力半導体チップ８が半田付けさ
れ，入出力端子４４の金属べース１に垂直に立ち上がる
部分の先端は端子幅が細くなっている。また，第２の電
力半導体チップ８の上には入出力端子４５が半田付けさ
れ，さらに，第１の電力半導体チップ７は入出力端子３
に半田付けされている。
【０００４】第１の電力半導体チップ７と第２の電力半
導体チップ８の間には金属ブリッジ４６が接続されてい
る。この金属ブリッジ４６の第２の電力半導体チップ８
側には穴５１が設けられ，出力端子４４の垂直に立ち上
がり端子幅が細くなっている先端５２が金属ブリッジ４
６の穴５１にはめ込まれて，半田付けで固定される。な
お，金属ブリッジ４６の穴５１が設けられている側の反
対側は電力半導体チップ７に半田付けされ固定されてい
る。
導体チップ８の間には金属ブリッジ４６が接続されてい
る。この金属ブリッジ４６の第２の電力半導体チップ８
側には穴５１が設けられ，出力端子４４の垂直に立ち上
がり端子幅が細くなっている先端５２が金属ブリッジ４
６の穴５１にはめ込まれて，半田付けで固定される。な
お，金属ブリッジ４６の穴５１が設けられている側の反
対側は電力半導体チップ７に半田付けされ固定されてい
る。
【０００５】
【発明が解決しようとする課題】ところが，入出力端子
４４と金属ブリッジ４６を接続するための半田付けは，
金属ブリッジ４６及び入出力端子４４の厚みの接触面積
しか得ることができず，電力半導体チップ７と前記電力
半導体チップ８の間の電気抵抗が大きくなる。さらに，
入出力端子４４と金属ブリッジ４６との半田付けは，接
続点が空中に浮いているために手作業で半田付けする必
要があるので組立工数が多くなるという問題がある。
４４と金属ブリッジ４６を接続するための半田付けは，
金属ブリッジ４６及び入出力端子４４の厚みの接触面積
しか得ることができず，電力半導体チップ７と前記電力
半導体チップ８の間の電気抵抗が大きくなる。さらに，
入出力端子４４と金属ブリッジ４６との半田付けは，接
続点が空中に浮いているために手作業で半田付けする必
要があるので組立工数が多くなるという問題がある。
【０００６】
【課題を解決するための手段】第１の発明の電力半導体
装置は，金属ベースと，前記金属ベース上に半田付けさ
れる絶縁層と，前記絶縁層上に設けられる第１の入出力
端子と，コの字形をし金属ベースに対して水平に位置す
る部分が前記絶縁層上に半田付けされる第２の入出力端
子と，両入出力端子上にそれぞれ搭載され半田付けされ
る第１及び第２の電力半導体チップと，両電力半導体チ
ップ間を電気的に接続する金属ブリッジとを具備する電
力半導体装置において，前記第２の入出力端子が，前記
金属ベースに対して垂直に立ち上がり，その先端が前記
金属ブリッジに勘合する第１の突起を有する端子であ
り，前記金属ブリッジが，前記第２の入出力端子側が前
記突起に勘合する第１の勘合穴を有するとともに前記勘
合穴から垂直に下がる金属ブリッジであり，前記金属ベ
ースに対して垂直に立ち上がる前記第２の端子と前記金
属ベースに対して垂直に下がる金属ブリッジとがわずか
な間隔でもって並行に配置されているものである。すな
わち，片方の端子を曲げて端子同士が平行になる部分を
作ることによって端子間の電気抵抗を下げる。
装置は，金属ベースと，前記金属ベース上に半田付けさ
れる絶縁層と，前記絶縁層上に設けられる第１の入出力
端子と，コの字形をし金属ベースに対して水平に位置す
る部分が前記絶縁層上に半田付けされる第２の入出力端
子と，両入出力端子上にそれぞれ搭載され半田付けされ
る第１及び第２の電力半導体チップと，両電力半導体チ
ップ間を電気的に接続する金属ブリッジとを具備する電
力半導体装置において，前記第２の入出力端子が，前記
金属ベースに対して垂直に立ち上がり，その先端が前記
金属ブリッジに勘合する第１の突起を有する端子であ
り，前記金属ブリッジが，前記第２の入出力端子側が前
記突起に勘合する第１の勘合穴を有するとともに前記勘
合穴から垂直に下がる金属ブリッジであり，前記金属ベ
ースに対して垂直に立ち上がる前記第２の端子と前記金
属ベースに対して垂直に下がる金属ブリッジとがわずか
な間隔でもって並行に配置されているものである。すな
わち，片方の端子を曲げて端子同士が平行になる部分を
作ることによって端子間の電気抵抗を下げる。
【０００７】第２の発明の電力半導体装置は，金属ベー
スと，前記金属ベース上に半田付けされる絶縁層と，前
記絶縁層上に設けられる第１の入出力端子と，コの字形
をし金属ベースに対して水平に位置する部分が前記絶縁
層上に半田付けされる第２の入出力端子と，両入出力端
子上にそれぞれ搭載され半田付けされる第１及び第２の
電力半導体チップと，両電力半導体チップ間を電気的に
接続する金属ブリッジとを具備する電力半導体装置にお
いて，前記第２の入出力端子が，前記金属ベースに対し
て垂直に立ち上がり，その立ち上がり前に前記金属ブリ
ッジに勘合する第２の勘合穴を有し，かつその先端が前
記金属ブリッジに勘合する第１の突起を有する端子であ
り，前記金属ブリッジが，第２の入出力端子側が前記第
１の突起に勘合する勘合穴を有し，かつ前記第１の勘合
穴から垂直に下がり，その先端が第２の勘合穴に勘合す
る第２の突起を有する金属ブリッジであり，前記金属ベ
ースに対して垂直に立ち上がる前記第２の端子と前記金
属ベースに対して垂直に下がる金属ブリッジとがわずか
な間隔でもって並行に配置されているものである。すな
わち前記第一の端子と前記第二の端子の間の接続部分の
接触面積を広くする。
スと，前記金属ベース上に半田付けされる絶縁層と，前
記絶縁層上に設けられる第１の入出力端子と，コの字形
をし金属ベースに対して水平に位置する部分が前記絶縁
層上に半田付けされる第２の入出力端子と，両入出力端
子上にそれぞれ搭載され半田付けされる第１及び第２の
電力半導体チップと，両電力半導体チップ間を電気的に
接続する金属ブリッジとを具備する電力半導体装置にお
いて，前記第２の入出力端子が，前記金属ベースに対し
て垂直に立ち上がり，その立ち上がり前に前記金属ブリ
ッジに勘合する第２の勘合穴を有し，かつその先端が前
記金属ブリッジに勘合する第１の突起を有する端子であ
り，前記金属ブリッジが，第２の入出力端子側が前記第
１の突起に勘合する勘合穴を有し，かつ前記第１の勘合
穴から垂直に下がり，その先端が第２の勘合穴に勘合す
る第２の突起を有する金属ブリッジであり，前記金属ベ
ースに対して垂直に立ち上がる前記第２の端子と前記金
属ベースに対して垂直に下がる金属ブリッジとがわずか
な間隔でもって並行に配置されているものである。すな
わち前記第一の端子と前記第二の端子の間の接続部分の
接触面積を広くする。
【０００８】
【発明の実施の形態】第１の発明の実施の形態を図１と
図２を参照して説明する。図１の電力半導体装置は，金
属ベース１と，金属ベース上に半田付けされる絶縁層
２，２ａと，絶縁層２，２ａ上に設けられるＬ字形をし
た入出力端子３と，コの字形をし，金属ベース１に対し
て水平に位置する部分が絶縁層２の上に半田付けされる
入出力端子４と，入出力端子３，４上にそれぞれ搭載さ
れ半田付けされる電力半導体チップ７，８と，電力半導
体チップ７と８間を電気的に接続する金属ブリッジ６
と，電力半導体チップ８の上に設けられた入出力端子５
を具備している。図１において，点線で囲んだ入出力端
子４と金属ブリッジ６との半田付け箇所の拡大図を図２
に示す。
図２を参照して説明する。図１の電力半導体装置は，金
属ベース１と，金属ベース上に半田付けされる絶縁層
２，２ａと，絶縁層２，２ａ上に設けられるＬ字形をし
た入出力端子３と，コの字形をし，金属ベース１に対し
て水平に位置する部分が絶縁層２の上に半田付けされる
入出力端子４と，入出力端子３，４上にそれぞれ搭載さ
れ半田付けされる電力半導体チップ７，８と，電力半導
体チップ７と８間を電気的に接続する金属ブリッジ６
と，電力半導体チップ８の上に設けられた入出力端子５
を具備している。図１において，点線で囲んだ入出力端
子４と金属ブリッジ６との半田付け箇所の拡大図を図２
に示す。
【０００９】図２に示すように半田付け箇所では入出力
端子４は金属ベース１に対し垂直に立ち上がり，その入
出力端子４の先端は金属ブリッジ６と勘合するための突
起２２を有している。一方の金属ブリッジ６には突起２
２と係り合う勘合穴２１を有している。この金属ブリッ
ジ６の先端は勘合穴から折り曲がって垂直に下がってい
る。従って，入出力端子４の立ち上がり部分と金属ブリ
ッジ６から垂直に下がる部分が１ｍｍ以下のわずかな間
隔をもって並行に配置され，入出力端子４の突起２２は
金属ブリッジ６の勘合穴２１に勘合される。勘合した入
出力端子４の突起２２と金属ブリッジの間の勘合穴２１
に半田を付けて固定する。この半田付けの時に入出力端
子４と金属ブリッジ６が並行に重なっている部分に毛細
管効果により半田が流れ込んで，入出力端子４と金属ブ
リッジ６の間の接続がなされる。
端子４は金属ベース１に対し垂直に立ち上がり，その入
出力端子４の先端は金属ブリッジ６と勘合するための突
起２２を有している。一方の金属ブリッジ６には突起２
２と係り合う勘合穴２１を有している。この金属ブリッ
ジ６の先端は勘合穴から折り曲がって垂直に下がってい
る。従って，入出力端子４の立ち上がり部分と金属ブリ
ッジ６から垂直に下がる部分が１ｍｍ以下のわずかな間
隔をもって並行に配置され，入出力端子４の突起２２は
金属ブリッジ６の勘合穴２１に勘合される。勘合した入
出力端子４の突起２２と金属ブリッジの間の勘合穴２１
に半田を付けて固定する。この半田付けの時に入出力端
子４と金属ブリッジ６が並行に重なっている部分に毛細
管効果により半田が流れ込んで，入出力端子４と金属ブ
リッジ６の間の接続がなされる。
【００１０】第２の発明の実施の形態を図３と，図３に
おいて破線で囲んだ箇所の拡大図を示す図４を参照して
説明する。図３の電力半導体装置は，金属ベース１と，
金属ベース上に設けられた絶縁層２，２ａと，この絶縁
層２，２ａ上に設けられた入出力端子３，３４と，電力
半導体チップ７，８と，金属ブリッジ３６とで構成す
る。図１の電力半導体装置と異なる点は，図１の金属ブ
リッジ６から垂直に下がる部分が，図３及び図４に示す
ように長く伸ばされ，先端が突起３５を形成させてい
る。さらに，図１の金属ベース１に対して水平に位置す
る入出力端子４の部分が，図４に示すように突起３５に
係り合う勘合穴３３が設けられた点にある。従って，突
起３２と勘合穴３１との勘合と，突起３５と勘合穴３３
との勘合と２点で行われている。そして，入出力端子３
４の垂直に立ち上がる部分と，金属ブリッジ３６の立ち
下がる部分との間は１ｍｍ以下のわずかな間隔をもって
並行に配置されている。
おいて破線で囲んだ箇所の拡大図を示す図４を参照して
説明する。図３の電力半導体装置は，金属ベース１と，
金属ベース上に設けられた絶縁層２，２ａと，この絶縁
層２，２ａ上に設けられた入出力端子３，３４と，電力
半導体チップ７，８と，金属ブリッジ３６とで構成す
る。図１の電力半導体装置と異なる点は，図１の金属ブ
リッジ６から垂直に下がる部分が，図３及び図４に示す
ように長く伸ばされ，先端が突起３５を形成させてい
る。さらに，図１の金属ベース１に対して水平に位置す
る入出力端子４の部分が，図４に示すように突起３５に
係り合う勘合穴３３が設けられた点にある。従って，突
起３２と勘合穴３１との勘合と，突起３５と勘合穴３３
との勘合と２点で行われている。そして，入出力端子３
４の垂直に立ち上がる部分と，金属ブリッジ３６の立ち
下がる部分との間は１ｍｍ以下のわずかな間隔をもって
並行に配置されている。
【００１１】電力半導体チップ７，８を金属ベースに半
田付けする際には，勘合穴３３から半田が毛細管効果に
より伝わり，入出力端子３４と金属ブリッジ３６の間に
も半田が伝わり半田付けすることができる。
田付けする際には，勘合穴３３から半田が毛細管効果に
より伝わり，入出力端子３４と金属ブリッジ３６の間に
も半田が伝わり半田付けすることができる。
【００１２】
【発明の効果】入出力端子４を金属ブリッジ６又は入出
力端子３４を金属ブリッジ３６に勘合させて半田により
接続箇所の接触面積を広くすることによって接触抵抗を
低減させることができ，電力半導体素子７と８の間の電
気抵抗を下げることができる。さらに，電力半導体素子
を半田付けする際に入出力端子３４と金属ブリッジ３６
とが半田付けされて，手作業の半田の工程が必要でなく
なる。
力端子３４を金属ブリッジ３６に勘合させて半田により
接続箇所の接触面積を広くすることによって接触抵抗を
低減させることができ，電力半導体素子７と８の間の電
気抵抗を下げることができる。さらに，電力半導体素子
を半田付けする際に入出力端子３４と金属ブリッジ３６
とが半田付けされて，手作業の半田の工程が必要でなく
なる。
【図１】第１の発明の実施の形態を示す電力半導体装置
の断面図である。
の断面図である。
【図２】図１の部分拡大図である。
【図３】第２の発明の実施の形態を示す電力半導体装置
の断面図である。
の断面図である。
【図４】図３の部分拡大図である。
【図５】従来の電力半導体装置の断面図である。
【図６】図５の部分拡大図である。
１ 金属ベース ２ 絶縁層 ３，４，５，３４，４４，４５ 入出力端子 ６，３６，４６ 金属ブリッジ ７，８ 電力半導体チップ ２１，３１，３３ 勘合穴 ２２，３２，３５ 突起
Claims (2)
- 【請求項１】 金属ベースと，前記金属ベース上に半田
付けされる絶縁層と，前記絶縁層上に設けられる第１の
入出力端子と，コの字形をし金属ベースに対して水平に
位置する部分が前記絶縁層上に半田付けされる第２の入
出力端子と，両入出力端子上にそれぞれ搭載されて半田
付けされる第１及び第２の電力半導体チップと，両電力
半導体チップ間を電気的に接続する金属ブリッジとを具
備する電力半導体装置において，前記第２の入出力端子
が，前記金属ベースに対して垂直に立ち上がり，その先
端が前記金属ブリッジに勘合する第１の突起を有する端
子であり，前記金属ブリッジが，前記第２の入出力端子
側が前記突起に勘合する第１の勘合穴を有するとともに
前記勘合穴から垂直に下がる金属ブリッジであり，前記
金属ベースに対して垂直に立ち上がる前記第２の端子と
前記金属ベースに対して垂直に下がる金属ブリッジとが
わずかな間隔でもって並行に配置されていることを特徴
とする電力半導体装置。 - 【請求項２】 金属ベースと，前記金属ベース上に半田
付けされる絶縁層と，前記絶縁層上に設けられる第１の
入出力端子と，コの字形をし金属ベースに対して水平に
位置する部分が前記絶縁層上に半田付けされる第２の入
出力端子と，両入出力端子上にそれぞれ搭載され半田付
けされる第１及び第２の電力半導体チップと，両電力半
導体チップ間を電気的に接続する金属ブリッジとを具備
する電力半導体装置において，前記第２の入出力端子
が，前記金属ベースに対して垂直に立ち上がり，その立
ち上がり前に前記金属ブリッジに勘合する第２の勘合穴
を有し，かつその先端が前記金属ブリッジに勘合する第
１の突起を有する端子であり，前記金属ブリッジが，第
２の入出力端子側が前記第１の突起に勘合する勘合穴を
有し，かつ前記第１の勘合穴から垂直に下がり，その先
端が第２の勘合穴に勘合する第２の突起を有する金属ブ
リッジであり，前記金属ベースに対して垂直に立ち上が
る前記第２の端子と前記金属ベースに対して垂直に下が
る金属ブリッジとがわずかな間隔でもって並行に配置さ
れていることを特徴とする電力半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32696497A JP3349416B2 (ja) | 1997-11-11 | 1997-11-11 | 電力半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32696497A JP3349416B2 (ja) | 1997-11-11 | 1997-11-11 | 電力半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145377A true JPH11145377A (ja) | 1999-05-28 |
| JP3349416B2 JP3349416B2 (ja) | 2002-11-25 |
Family
ID=18193767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32696497A Expired - Fee Related JP3349416B2 (ja) | 1997-11-11 | 1997-11-11 | 電力半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3349416B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7656672B2 (en) | 2003-11-11 | 2010-02-02 | Infineon Technologies Ag | Power module |
| JP2010147053A (ja) * | 2008-12-16 | 2010-07-01 | Fuji Electric Systems Co Ltd | 半導体装置 |
-
1997
- 1997-11-11 JP JP32696497A patent/JP3349416B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7656672B2 (en) | 2003-11-11 | 2010-02-02 | Infineon Technologies Ag | Power module |
| JP2010147053A (ja) * | 2008-12-16 | 2010-07-01 | Fuji Electric Systems Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3349416B2 (ja) | 2002-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4815245B2 (ja) | ロウ付け式で配設された端子要素を有するパワー半導体モジュール | |
| JP4274528B2 (ja) | タブ端子 | |
| JP4264392B2 (ja) | 曲げ強化ベースプレートを備えたパワー半導体モジュール | |
| JP4431756B2 (ja) | 樹脂封止型半導体装置 | |
| JP3655069B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JP2020519027A (ja) | 半導体モジュール | |
| JP2002026195A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3349416B2 (ja) | 電力半導体装置 | |
| US3936928A (en) | Method for providing mounting assemblies for a plurality of transistor integrated circuit chips | |
| US5506447A (en) | Hybrid integrated circuit | |
| JP2576531B2 (ja) | ハイブリッドｉｃ | |
| JP2001068622A (ja) | 複合半導体装置及びその製造方法 | |
| JP2805471B2 (ja) | 面実装型ダイオードの製造方法 | |
| JP2006060106A (ja) | リード部材及び表面実装型半導体装置 | |
| JP4137782B2 (ja) | リードフレーム、このリードフレームを用いた面実装型半導体装置およびこの面実装型半導体装置を回路基板上に搭載した電子機器 | |
| JPH113696A (ja) | 電池の端子 | |
| JPH0325965A (ja) | 半導体装置 | |
| JP3036597B1 (ja) | 半導体装置用リードフレーム | |
| JP4608810B2 (ja) | 表面実装型の半導体装置 | |
| JP2754485B2 (ja) | 回路基板 | |
| JP2002359348A (ja) | 半導体装置の端子構造 | |
| JPH0227561Y2 (ja) | ||
| JP2002260760A (ja) | リード端子、リードフレーム、電子部品および電子部品の組付方法 | |
| JPS602777B2 (ja) | 電子装置用リ−ドフレ−ム | |
| JP2001177037A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130913 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |