JP2000091468A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000091468A
JP2000091468A JP27932898A JP27932898A JP2000091468A JP 2000091468 A JP2000091468 A JP 2000091468A JP 27932898 A JP27932898 A JP 27932898A JP 27932898 A JP27932898 A JP 27932898A JP 2000091468 A JP2000091468 A JP 2000091468A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin substrate
semiconductor device
terminal
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27932898A
Other languages
English (en)
Inventor
Koichi Suetsugu
功一 末次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27932898A priority Critical patent/JP2000091468A/ja
Publication of JP2000091468A publication Critical patent/JP2000091468A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 本発明は、極力小形化の可能な半導体装置お
よびその製造方法を提供する。 【解決手段】 樹脂基板２に、一方の面に端子６を備え
た半導体素子３が収納される収納孔５を貫通状態で形成
するとともに、前記樹脂基板の一方の面側で、前記半導
体素子の端子が位置される側の面に、この半導体素子の
端子に接続されるリード電極８を形成し、これらの端子
とリード電極をボンディングワイヤ７によって接続し、
前記半導体素子の前記端子が設けられた側の面および前
記ボンディングワイヤを覆うように樹脂（３）封止して
なる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係わ
り、特に、半導体素子を、その半導体素子が装着される
樹脂基板に樹脂封止してなる半導体装置に関するもので
ある。
【０００２】
【従来の技術】従来、半導体装置の高密度実装に伴い、
半導体素子を樹脂基板に装着して樹脂で封止した樹脂封
止型半導体装置が提供されている。そして、このような
樹脂封止型半導体装置の一構造として、ボールグリッド
アレイ（ＢＧＡ）が知られている。
【０００３】
【発明が解決しようとする課題】このようなＢＧＡ型の
樹脂封止型半導体装置は、構造上小型化が可能であると
いう利点を有するものの、さらなる小形化が要望されて
いる。本発明は斯かる問題点を鑑みてなされたものであ
り、その目的とするところは、極力小形化の可能な半導
体装置およびその製造方法を提供する点にある。
【０００４】
【課題を解決するための手段】本発明の請求項１に記載
の半導体装置は、樹脂基板に、一方の面に端子を備えた
半導体素子が収納される収納孔を貫通状態で形成すると
ともに、前記樹脂基板の一方の面側で、前記半導体素子
の端子が位置される側の面に、この半導体素子の端子に
接続されるリード電極を形成し、これらの端子とリード
電極をボンディングワイヤによって接続し、前記半導体
素子の前記端子が設けられた側の面および前記ボンディ
ングワイヤを覆うように樹脂封止してなることを特徴と
するものである。本発明の請求項２に記載の半導体装置
は、請求項１に記載の前記収納孔の内部形状が、前記半
導体素子の外形形状よりも若干大きく形成されているこ
とを特徴とするものである。本発明の請求項３に記載の
半導体装置は、請求項１に記載の前記樹脂基板の一方の
面に設けられるリード電極が、前記樹脂基板に設けられ
た貫通孔を介して他方の面へ延設されていることを特徴
とするものである。本発明の請求項４に記載の半導体装
置は、請求項１に記載の前記各リード電極に、前記樹脂
基板の他方の面側において半田ボールを一体に設けてな
ることを特徴とするものである。また、本発明の請求項
５に記載の半導体装置は、請求項１ないし請求項４の何
れかに記載の前記半導体素子の他方の面が外部へ露出さ
せられていることを特徴とするものである。さらに,本
発明の請求項６に記載の半導体装置の製造方法は、樹脂
基板に、一方の面に端子を備えた半導体素子が収納され
る収納孔を貫通状態で形成するとともに、前記樹脂基板
の一方の面側で、前記半導体素子の端子が位置される側
の面に、この半導体素子の端子に接続されるリード電極
を形成し、これらの端子とリード電極をボンディングワ
イヤによって接続することにより、前記半導体素子を樹
脂基板にボンディングワイヤによって宙吊り状態とし、
ついで、前記樹脂基板および半導体素子を、これらの他
方の面側において真空吸着することにより保持した後
に、前記半導体素子の前記端子が設けられた側の面およ
び前記ボンディングワイヤを覆うように樹脂封止するこ
とを特徴とするものである。
【０００５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。図１ないし図３において符
号１は、本実施実施の形態に係わる半導体装置を示し、
この半導体装置１は、図３に示すように、樹脂基板２の
中央部に半導体素子３を装着し、この半導体素子３を熱
硬化性樹脂４によって封止した基本構成を有している。
【０００６】さらに詳述すれば、前記樹脂基板２は、搭
載する半導体素子３の一回り大きなサイズで収納孔５を
貫通状態で設け、その樹脂基板２の上面に、半導体素子
３の各端子６がボンディングワイヤー７で接続可能なレ
イアウトになる様、銅などの導電性素材を用いてリード
電極８が形成されている。このリード電極８は、樹脂基
板２に形成された貫通孔９を経て、樹脂基板２の下面に
延設され、これらのリード電極８の、前記樹脂基板２の
下面側に位置する部位には、実装用の半田ボール１０が
設けられている。
【０００７】そして,本実施形態の半導体装置１は、以
下に示す製造方法により製造される。 まず、半導体素
子３の各端子６とあらかじめそれらの端子６に対応する
樹脂基板２の上面のリード電極８とをボンディングワイ
ヤー７を用いて接続する。ワイヤーボンディング後はボ
ンディングワイヤー７の張力により宙吊り状態にある半
導体素子３および樹脂基板２を、図２のように、真空吸
着装置１０によって半導体素子３下面から真空吸着固定
し、スクリーン印刷技術にて図３に示すように、熱硬化
性樹脂を転写させる。
【０００８】その際使用する樹脂は表面張力により半導
体素子と樹脂基板間から流れ落ちない程度の物性を有す
る。更に真空吸着したままベークして樹脂を硬化させる
ことにより半導体素子を規定の位置に保持したまま固
定、および、半導体素子３の保護がなされる。最終的に
樹脂基板下面に形成された銅線に外部端子である半田ボ
ール１０を熱固着する。
【０００９】このように、本発明の半導体装置１におい
ては、半導体素子３と樹脂基板２とが同一レベルに保持
された状態で相互に固定されていることにより、樹脂封
止後の全体としての厚みが小さく抑えられる。また、封
止樹脂(熱硬化性樹脂)４と反対側に実装用の半田ボール
１０が設けられていることにより、実装面と半導体装置
１との間に封止樹脂４が介在することがなく、これによ
って、樹脂基板２と実装面との距離を狭めることができ
る。したがって、半導体装置１の実装高さをさらに小さ
くすることができが、小形の機器への実装が容易とな
る。
【００１０】
【発明の効果】本発明は以上のように構成されているの
で、半導体装置自体の厚みを極力小さくしてその小形化
を可能にするとともに、実装高さを小さくして、実装さ
れる機器の小形化をも可能にする。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わる半導体装置の概観
斜視図である。
【図２】本発明の一実施形態に係わる半導体装置の底面
図である。
【図３】本発明の一実施形態に係わる半導体装置の縦断
面図である。
【図４】本発明の一実施形態に係わる半導体装置を製造
するための工程説明図である。
【符号の説明】
１ 半導体装置 ２ 樹脂基板 ３ 半導体素子 ４ 熱硬化性樹脂 ５ 収納孔 ６ 端子 ７ ボンディングワイヤー ８ リード電極 ９ 貫通孔 １０ 半田ボール

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 樹脂基板に、一方の面に端子を備えた半
    導体素子が収納される収納孔を貫通状態で形成するとと
    もに、前記樹脂基板の一方の面側で、前記半導体素子の
    端子が位置される側の面に、この半導体素子の端子に接
    続されるリード電極を形成し、これらの端子とリード電
    極をボンディングワイヤによって接続し、前記半導体素
    子の前記端子が設けられた側の面および前記ボンディン
    グワイヤを覆うように樹脂封止してなることを特徴とす
    る半導体装置。
  2. 【請求項２】 前記収納孔の内部形状が、前記半導体素
    子の外形形状よりも若干大きく形成されていることを特
    徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記樹脂基板の一方の面に設けられるリ
    ード電極が、前記樹脂基板に設けられた貫通孔を介して
    他方の面へ延設されていることを特徴とする請求項１に
    記載の半導体装置。
  4. 【請求項４】 前記各リード電極に、前記樹脂基板の他
    方の面側において半田ボールを一体に設けてなることを
    特徴とする請求項１に記載の半導体装置。
  5. 【請求項５】 前記半導体素子の他方の面が外部へ露出
    させられていることを特徴とする請求項１ないし請求項
    ４の何れかに記載の半導体装置。
  6. 【請求項６】 樹脂基板に、一方の面に端子を備えた半
    導体素子が収納される収納孔を貫通状態で形成するとと
    もに、前記樹脂基板の一方の面側で、前記半導体素子の
    端子が位置される側の面に、この半導体素子の端子に接
    続されるリード電極を形成し、これらの端子とリード電
    極をボンディングワイヤによって接続することにより、
    前記半導体素子を樹脂基板にボンディングワイヤによっ
    て宙吊り状態とし、ついで、前記樹脂基板および半導体
    素子を、これらの他方の面側において真空吸着すること
    により保持した後に、前記半導体素子の前記端子が設け
    られた側の面および前記ボンディングワイヤを覆うよう
    に樹脂封止することを特徴とする半導体装置の製造方
    法。
JP27932898A 1998-09-16 1998-09-16 半導体装置およびその製造方法 Pending JP2000091468A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27932898A JP2000091468A (ja) 1998-09-16 1998-09-16 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27932898A JP2000091468A (ja) 1998-09-16 1998-09-16 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000091468A true JP2000091468A (ja) 2000-03-31

Family

ID=17609655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27932898A Pending JP2000091468A (ja) 1998-09-16 1998-09-16 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000091468A (ja)

Similar Documents

Publication Publication Date Title
TWI469309B (zh) 積體電路封裝系統
US8981575B2 (en) Semiconductor package structure
JP2859194B2 (ja) プラスチックパッケージ型半導体集積回路及びその製造 方法
US6469897B2 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
US20010013645A1 (en) Semiconductor chip package
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
US11842948B2 (en) SMDs integration on QFN by 3D stacked solution
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
US9129975B2 (en) Method of forming a thin substrate chip scale package device and structure
US20110108967A1 (en) Semiconductor chip grid array package and method for fabricating same
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2000091468A (ja) 半導体装置およびその製造方法
JPH0567697A (ja) 樹脂封止型半導体装置
JPH11297917A (ja) 半導体装置及びその製造方法
JP3104695B2 (ja) Ｂｇａ型樹脂封止半導体装置
KR100726762B1 (ko) 반도체 리드프레임과 이를 채용한 반도체 패키지
CN107507780B (zh) 一种半导体封装方法及半导体结构
KR100578660B1 (ko) 반도체 패키지의 구조 및 그 제조방법
KR100390453B1 (ko) 반도체 패키지 및 그 제조방법
JPH08316361A (ja) 半導体装置
KR100788340B1 (ko) 반도체 패키지
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
KR0167288B1 (ko) 칩크기 반도체 패키지 및 그 제조방법
KR100559640B1 (ko) 리드프레임 구조 및 이를 이용한 반도체 패키지
JPH03154344A (ja) 樹脂封止型半導体素子