JPS62124676A - デ−タ再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、テープ等にＰＣＭ（パルスコードモジュレー
ション）録音されたデータを再生するデータ再生装置に
関する。

［発明の技術的背景とその問題点］ ＰＣＭ録音とは、アナログ信号たる音声信号をディジタ
ル信号に変換して記録媒体例えばテープ上に記録する録
音方式である。

この種のＰＣＭ用記録フォーマットの一例として第５図
に示すテープ１は、テープ１の長さ方向Ａに沿って情報
単位フレーム［を形成している。

上記情報単位フレームＦは、第５図に示すようにテープ
１の走行方向をＡとすると、この方向Ａに沿って順にシ
ンクワード（ＳＹＮＣ）　、データ（ＤＡＴＥ）呼びＣ
ＲＣがそれぞれ記録されて構成されている。

シンクワード（５ｙｎｃｈｒｏｎｏｕｓ　ｗｏｒｄの略
）とは、主としてデータ再生時に同期をとるための信号
であり、後述するようにデータをセルに吉き込み制御す
る際に重要な役割を果す信号である。尚、ＣＲＣとはエ
ラー検出コードである。

ところで、テープから読み出されたデータは、データの
パルス間隔が時間軸上で正確なタイミングで並んではい
ない。これは、そのようなテープ走行が事実上不可能な
ためである。

そこで、入力データ（テープからの読み取りデータ）を
一旦メモリに書き込み、書き込んだデータを正確なりロ
ックのタイミングで読み出すことにより時間軸の補正を
行っている。

このために、１フレームのデータを順次書き込むための
例えば４ケのセル１〜セル４を設け、テープ１上に記録
された前記シンクワードの検出タイミングに合せて、書
き込み制御回路によって１フレームのデータを順次セル
１→セル→セル３→セル４→セルト・・と書き込むよう
にしている。また、読み出し制御回路によって正確なり
ロックタイミングでセル１→セル２→セル３→セル４・
・・と読み出ずことにより時間軸の補正を行っている。

尚、−セルへの書き込みと他の一のセルからの読み出し
は同時に行われ、例えば第６図に示すように書き込み（
Ｗ）、読み出しくＲ）が行われ、各セルでは書き込みか
ら２サイクル遅れて読み出しが行われるようになってい
る。

ところで、上記のようなデータ再生装置では、シンクワ
ードの記録、再生ミス等のドロップアウトによってシン
クワードの検出が行われないと、この未検出のシンクワ
ードに対応するデータをセルに占ぎ込むことが不可能と
なる。これは、シンクワードの検出によってデータを分
離しているからである。従って、シンクワードが検出不
能な場合には、前回書き込まれた古いデータがセルに残
存することになる。

このような場合でも、セルからのデータ読み出しはデー
タの書き込みの有無に無関係に進行するため、古いデー
タが再度読み出されることになる。

この古いデータもデータ自体は意味のある正常なデータ
であるから、後段の再生出力回路で行われる誤り訂正を
実行することができない。

この結果、シンクワードの検出が行われた伯の正常のデ
ータと古いデータとは連続性がないため、古いデータは
単なる雑音として再生されてしまうという欠点があった
。

［発明の目的］ 本発明は上記事情に鑑みて成されたものであり、ドロッ
プアウト等によってシンクワードが検出できなかった場
合でも、再生出力回路によって誤り訂正を行うことがで
きるようにしたデータ再生装置を提供することを目的と
するものである。

［発明の概要］ 本発明は、時間軸補正のためのメモリより読み出される
データに対して、このデータに対応するシンクワードが
検出されたか否かを判別し、シンクワードが未検出の場
合にそのデータを強制的に無効とするデータ無効検出回
路を設け、後段のデ一夕再生回路で誤り訂正を実行でき
るように構成したことを特徴とするものである。

［発明の実施例］ 以下、本発明を図示の実施例を参照して説明する。

第１図は本発明の一実施例であるデータ再生装置のブロ
ック図、第２図はメモリ回路のブロック図、第３図はデ
ータ無効検出回路のブロック図である。

第１図において、ヘッドブロック２は記録媒体の一例で
ある前記テープ１に記録されている情報を読み取るヘッ
ドを有し、例えばテープ１上の３トラック分のデータを
同時に読み取ることができるようになっている。テープ
データ読み出し回路３は、ヘッドブロック２のうちの一
つのヘッドからのデータを入力し、これを復調等して出
力する。

シンクワード検出回路４は、前記テープデータ読み出し
回路３からのデータを入力し、データ中のビットパター
ンが予め定められたシンクワードのビットパターンと一
致したときに「１」を出力し、それ以外のとぎはｒＯＪ
を出力してシンクワードを検出する。メ［り回路５は、
前述したように例えば４ケの第１のセル−第４のセルに
１フレーム毎のデータを順次記憶し読み出すことにより
時間軸の補正を行うものであり、その詳細は後述する。

このメモリ回路５の読み／＠きを制御する回路として、
メモリ書き込み制御回路６及びメモリ読み出し制御回路
７が設【プられている。前記メモリ書き込み制御回路６
は、前記シンクワード検出回路４でシンクワードが検出
されＩＣ際に前記テープデータ読み出し回路３からのデ
ータを分離して所定のセルにデータを書き込むべく制御
するもので、セルの選択はメモリ読み出し回路７からの
コントロール信号に基づいて行うようになっている。一
方、メモリ読み出し回路７は、タロツクに基づきメモリ
回路５中のセルを選択してデータを読み出し制御するも
のである。尚、メモリ回路５のセル１〜セル４へのｆ−
夕書き込み／読み出しタイミングは、前述したように第
６図に示す通りである。

データ無効検出回路８は、前記メモリ読み出し制御回路
７からの読み出しクロックに基づき、読み出されたデー
タに対応するシンクワードが検出されたか否かを判別し
、シンクワードが未検出の場合にはそのデータに強制的
にエラーを起させ（例えばオールＯとする）るものであ
る。

再生出力回路９は、ディジタル／アナログ変換機、フィ
ルタ回路、増幅回路及び誤り訂正回路等を備え、テープ
１からのデータに基づき音声信号を再生するものである
。尚、この再生出力回路９は、前記データ無効検出回路
９で強制的にエラーとされたデータ及びＣＲＣ等によっ
て検出されたエラーデータに対して公知の誤り訂正を実
行して連続性のある音声を再生するようになっている。

次に、前記メモリ回路５の詳細を第２図を参照して説明
する。

第２図において、このメモリ回路５は前記第１のセル１
０〜第４のセル１３．読み出し／書き込み回路１４．書
き込みアドレス回路１５及び読み出しアドレス回路１６
から構成されている。

前記読み出し／書き込み回路１４は、前記メモリ書き込
み制御回路６からの制御信号に基づきテープデータ読み
出し回路３からのデータをいずれのセルへ書き込むかの
選択信号と、選択されたセルへの書き込み指令（シンク
ワードが検出された場合にのみ発生ずる）とを出力し、
セルへの書き込み動作を実行する。また、この読み出し
／書き込み回路１４は、前記メモリ読み出し制御回路７
からの制御信号に基づきデータを読み出すべきセルを選
択して読み出し動作を実行するものである。

尚、セルへの書き込み／読み出しタイミングは第６図に
示す通りである。

前記書き込みアドレス回路１５及び読み出しアドレス回
路１６は、それぞれ前記第１のセル１０〜第４のセル１
３に対して書き込みアドレス、読み出しアドレスを指定
するものであり、第１のセル１０〜第４のセル１３にそ
れぞれ設けられたアドレス選択回路１０Ａ〜１３Ａにア
ドレス信号（書き込みアドレス信号ａ〜ｄ、読み出しア
ドレス信号ｅ−ｈ）をそれぞれ出力するようになってい
る。尚、出き込みアドレス回路１５はメモリ書−〇　− き込み制御回路６に、読み出しアドレス回路１６はメモ
リ読み出し制御回路７によってそれぞれ制御されている
。

次に、前記データ無効検出回路８について第３図を参照
して説明する。第３図において、このデータ無効検出回
路８は、シンクワード検出回路４からの出力（Ｏ又は１
）を記憶し、前記読み出し制御回路７からのセル選択信
号をシフトクロツタとして前記記憶値を順次シフトする
シフトレジスタ２０と、このシフトレジスタ２０の出力
及び前記メモリ回路５からのデータを２人力するアンド
ゲート回路２１とから構成されている。

以上のように構成されたデータ再生装置の作用について
第４図をも参照して説明する。

前記メモリ回路５の第１のセル１０〜第４のセル１３に
は、シンクワードが検出される限りこのシンクワードと
対応するデータが、メモリ書き込み制御回路６の制御に
よって順次書き込まれ、一方、このデータはメモリ読み
出し制御回路７の制御によって第６図に示すように書き
込みから２サイクル遅れて順次読み出され、時間軸上の
補正が行われることになる。

ところが、メモリ書き込み制御回路６はシンクワードの
検出毎にデータ書き込み指令を出力制御しているため、
ドロップアウト等によりシンクワードが検出されないと
、次のシンクワードが検出されるまでデータ書き込み指
令は出力されない。

次のシンクワードが検出されたときにはメモリ書き込み
制御回路６によって隣りのセルが選択されるため、デー
タの書き込みが行われないセルが存在することになる。

従って、このセルには前回書き込まれたデータ（第６図
に示す４ザイクル前のデータ）が残存することになる。

この結果、シンクワードが検出されなかつ際に書き込み
選択されたセルからは、前回古き込まれた古いデータが
読み出されてしまい、前後のデータに対して不連続なデ
ータが再現されてしまうことになる。

そこで、本実施例ではデータ無効検出回路８によってそ
のようなデータを強制的に無効としている。即ち、シフ
トレジスタ２０から出力される信号（Ｏ又は１）は、メ
モリ回路５から出力されるデータと対応する情報単位フ
レーム［でシンクワードの検出があったか否かの信号で
あるから、シフトレジスタ２０の出力とメモリ回路５の
出力とを論理積するアンドゲート回路の出力は、第４図
に示すようになる。即ち、シンクワードが検出された情
報単位フレームＦのデータはそのまま出力され、シンク
ワードの検出がなされなかった情報単位フレームＦのデ
ータはオールＯとなって強制的にエラーが起される。こ
の結果、連続性のない古いデータが再生出力回路９で再
生されることがない。

一方、再生出力回路９ではデータ無効検出回路８からの
データを入力し、これをアナログ変換。

フィルタ処理、増幅処理等してデータ再生を実行するこ
とになるが、これに加えてＡ−−ルＯとなっている無効
データ及びＣＲＣコードにより誤りが検出されたデータ
に公知の誤り訂正（例えばリードソロモンコード方式あ
るいはハミング符号方式等）を実行し、連続性あるデー
タの再現を図っている。尚、このように誤り訂正を実行
できるのは、データ無効検出回路８において事前に強制
的エラーを起させているからであり、シンクワードが未
検出の場合でも古いデータを再現して雑音を発生させる
という不都合を解消することができる。

尚、本発明は上記実施例に限定されるものではなく、本
発明の要旨の範囲内で種々の変形実施が可能である。

［発明の効果］ 以上説明したように、本発明によればＰＣＭ録音された
データを再生する際に、ドロップアウト等によりシンク
ワードが検出できなかった場合であっても、シンクワー
ドが検出できなかったフレームに対応するメモリからの
読み出しデータを強制的に無効とすることにより、再生
出力回路で誤り訂正を行うことができるデータ再生装置
を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例であるデータ再生装置のブロ
ック図、第２図はメモリ回路のブロック図、第３図はデ
ータ無効検出回路のブロック図、第４図はデータを無効
とする作用を説明するための概略説明図、第５図は情報
単位フレームの概略説明図、第６図はメモリ回路中の各
セルへのデータ書き込み／読み出しタイミングを示す概
略説明図である。 ２．３・・・読み取り手段、 ４・・・シンクワード検出手段、５・・・メモリ回路、
６・・・書き込み制御回路、７・・・読み出し制御回路
、８・・・データ無効検出回路、９・・・データ再生回
路。

Claims (1)

【特許請求の範囲】
1. 記録媒体にＰＣＭ録音された情報単位フレーム毎にシン
   クワード及びデータが記録され、このシンクワード及び
   データを読み取る読み取り手段と、この読み取り手段の
   出力よりシンクワードを検出するシンクワード検出手段
   と、前記情報単位フレーム毎のデータを複数のメモリの
   一つに選択して書き込み可能なメモリ回路と、前記シン
   クワード検出手段でシンクワードが検出される毎にこの
   シンクワードに対応するデータを前記メモリ回路の選択
   された一のメモリに書き込み制御する書き込み制御回路
   と、所定クロックに基づき前記メモリ回路の一のメモリ
   を選択しながらデータを読み出し制御する読み出し制御
   回路と、この読み出し制御回路によって読み出されたデ
   ータに対応するシンクワードが検出されたか否かを判別
   し、シンクワードが未検出の場合にそのデータを強制的
   に無効とするデータ無効検出回路と、このデータ無効検
   出回路からのデータを入力してアナログ信号に変換する
   ことにより再生し、かつ、無効データに対しては誤り訂
   正処理を実行するデータ再生回路とを有することを特徴
   とするデータ再生装置。