JPH077577B2 - Ｐｃｍ信号再生装置 - Google Patents
Ｐｃｍ信号再生装置Info
- Publication number
- JPH077577B2 JPH077577B2 JP19986287A JP19986287A JPH077577B2 JP H077577 B2 JPH077577 B2 JP H077577B2 JP 19986287 A JP19986287 A JP 19986287A JP 19986287 A JP19986287 A JP 19986287A JP H077577 B2 JPH077577 B2 JP H077577B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- area
- pcm signal
- reproducing
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はPCM信号の再生装置に係り、特に回路ヘッド形P
CMレコーダに好適なPCM信号の再生装置に関する。
CMレコーダに好適なPCM信号の再生装置に関する。
従来の回転ヘッド形PCM信号再生装置は、特開昭58−224
415号に記載のように、PCM信号の再生区間に相当したエ
リア信号を設け、そのエリア内でのみ再生動作を行なう
ようにしていた。
415号に記載のように、PCM信号の再生区間に相当したエ
リア信号を設け、そのエリア内でのみ再生動作を行なう
ようにしていた。
回転ヘッド形PCM信号再生装置では、高速サーチを行な
う時に、再生信号の伝送レートを一致させるために回転
ヘッドの回転数を変化させる必要がある。例えば、通常
再生時の回転数が2000rpmとすると、200倍速サーチでは
早送り時に約3000rpm,巻戻し時に約1000rpmにする必要
がある。このように回転ヘッドの回転数が変化する場合
には、エリア信号を生成するのが困難である。従来技術
では、高速サーチについては考慮されていなかった。
う時に、再生信号の伝送レートを一致させるために回転
ヘッドの回転数を変化させる必要がある。例えば、通常
再生時の回転数が2000rpmとすると、200倍速サーチでは
早送り時に約3000rpm,巻戻し時に約1000rpmにする必要
がある。このように回転ヘッドの回転数が変化する場合
には、エリア信号を生成するのが困難である。従来技術
では、高速サーチについては考慮されていなかった。
本発明の目的は、高速サーチ時にも対応したPCM信号再
生装置を実現することにある。
生装置を実現することにある。
上記目的は、通常再生時は再生信号に応じたエリア信号
を生成してエリア内でのみ再生動作を行ない、高速サー
チ時には全領域で再生動作を行なうことにより達成され
る。
を生成してエリア内でのみ再生動作を行ない、高速サー
チ時には全領域で再生動作を行なうことにより達成され
る。
エリア信号再生回路は、通常再生時はエリア信号を出力
し、高速サーチ時はエリア内の状態に固定となる。これ
により、高速サーチ時にも対応することができる。
し、高速サーチ時はエリア内の状態に固定となる。これ
により、高速サーチ時にも対応することができる。
以下、本発明の一実施例を第１図により説明する。
第１図は本発明のPCM信号再生装置である。１は磁気テ
ープ,2は回転ヘッド,3はキャプスタン,4は再生アンプ,5
は再生信号をディジタル信号に変換するデータストロー
ブ回路,6は同期信号検出回路,7はPCM信号の復調を行な
う復調回路,8は回転ヘッド２及びキャプスタン３の制御
を行なうサーボ回路,9は再生信号中のトラッキング信号
を検出する検出回路,10は再生エリアを生成するエリア
生成回路,11はパリティチェック回路,12は再生信号を記
憶回路13へ書込む時の書込み制御回路,13はPCM信号を記
憶しておく記憶回路,14は誤り訂正回路,15はD/A変換器,
16はタイミング生成回路,17はマスタークロックを発振
する発振器である。
ープ,2は回転ヘッド,3はキャプスタン,4は再生アンプ,5
は再生信号をディジタル信号に変換するデータストロー
ブ回路,6は同期信号検出回路,7はPCM信号の復調を行な
う復調回路,8は回転ヘッド２及びキャプスタン３の制御
を行なうサーボ回路,9は再生信号中のトラッキング信号
を検出する検出回路,10は再生エリアを生成するエリア
生成回路,11はパリティチェック回路,12は再生信号を記
憶回路13へ書込む時の書込み制御回路,13はPCM信号を記
憶しておく記憶回路,14は誤り訂正回路,15はD/A変換器,
16はタイミング生成回路,17はマスタークロックを発振
する発振器である。
まず、通常再生時の動作を説明する。
磁気テープ１上に記録されている信号は、回転ヘッド２
によって再生される。第２図はテープ１の巻付角が90゜
とした時の再生信号である。24はプログラム番号等のサ
ブコード,25はトラッキング信号,26はPCM信号である。P
CM信号26及びサブコード24は、ブロック単位に分割され
ており、例えば、PCM信号が128ブロック，サブコードが
16ブロックで構成されている。23は１ブロックの構成で
ある。27はブロックの先頭を示す同期信号,28はサンプ
リング周波数等のPCM信号に関連した制御コード,29はブ
ロックアドレス,30は制御コード28及びブロックアドレ
ス29の誤りを検出するためのパリティ,31はPCM信号また
はサブコードである。なお、31にはPCM信号またはサブ
コードの誤りを訂正するための誤り訂正符号も含まれ
る。以下の説明では、PCM信号，サブコード及び誤り訂
正符号を総称してPCM信号と呼ぶ。
によって再生される。第２図はテープ１の巻付角が90゜
とした時の再生信号である。24はプログラム番号等のサ
ブコード,25はトラッキング信号,26はPCM信号である。P
CM信号26及びサブコード24は、ブロック単位に分割され
ており、例えば、PCM信号が128ブロック，サブコードが
16ブロックで構成されている。23は１ブロックの構成で
ある。27はブロックの先頭を示す同期信号,28はサンプ
リング周波数等のPCM信号に関連した制御コード,29はブ
ロックアドレス,30は制御コード28及びブロックアドレ
ス29の誤りを検出するためのパリティ,31はPCM信号また
はサブコードである。なお、31にはPCM信号またはサブ
コードの誤りを訂正するための誤り訂正符号も含まれ
る。以下の説明では、PCM信号，サブコード及び誤り訂
正符号を総称してPCM信号と呼ぶ。
回転ヘッド２で再生された信号は、再生アンプ４で増幅
された後にデータストローブ回路５でディジタル信号に
変換される。データストローブ回路５の出力は、同期信
号検出回路６及び復調回路７に入力される。同期信号検
出回路６では、同期信号27を検出し、この同期信号を基
準にして再生タイミングを生成する。復調回路７では、
同期信号検出回路６で生成されたタイミングにより第２
図制御コード28〜PCM信号31のデータの復調を行なう。
制御コード28は、出力端子19より出力される。また、制
御コード28,ブロックアドレス29及びパリティ30はパリ
ティチェック回路11に入力され、パリティ30により制御
コード28及びブロックアドレス29の誤り検出を行なう。
チェック結果は、出力端子20より出力され、出力端子19
より出力される制御コード28が正しいかどうかの判断に
用いられる。PCM信号31は、復調回路７よりバスライン3
2に出力され、記憶回路13に記憶される。そして、誤り
訂正回路14で誤り訂正が行なわれた後にD/A変換器15で
アナログ信号に変換され、出力端子21より出力される。
サーボ回路８は、トラッキング信号検出回路９で検出さ
れたトラッキング信号25及びタイミング生成回路16で生
成された基準信号により回転ヘッド２及びキャプスタン
３の制御を行なう。
された後にデータストローブ回路５でディジタル信号に
変換される。データストローブ回路５の出力は、同期信
号検出回路６及び復調回路７に入力される。同期信号検
出回路６では、同期信号27を検出し、この同期信号を基
準にして再生タイミングを生成する。復調回路７では、
同期信号検出回路６で生成されたタイミングにより第２
図制御コード28〜PCM信号31のデータの復調を行なう。
制御コード28は、出力端子19より出力される。また、制
御コード28,ブロックアドレス29及びパリティ30はパリ
ティチェック回路11に入力され、パリティ30により制御
コード28及びブロックアドレス29の誤り検出を行なう。
チェック結果は、出力端子20より出力され、出力端子19
より出力される制御コード28が正しいかどうかの判断に
用いられる。PCM信号31は、復調回路７よりバスライン3
2に出力され、記憶回路13に記憶される。そして、誤り
訂正回路14で誤り訂正が行なわれた後にD/A変換器15で
アナログ信号に変換され、出力端子21より出力される。
サーボ回路８は、トラッキング信号検出回路９で検出さ
れたトラッキング信号25及びタイミング生成回路16で生
成された基準信号により回転ヘッド２及びキャプスタン
３の制御を行なう。
エリア生成回路10は、トラッキング信号25を基準にして
エリア信号を生成する。エリア信号のタイミングを第３
図に示す。33はトラッキング信号25の検出信号,34はエ
リア信号,35はPCM信号のエリア信号,36はサブコードの
エリア信号である。エリア信号生成回路10では、トラッ
キング信号検出信号33を基準にしてエリア信号を生成す
る。なお、再生信号中のブロックアドレス29もエリア信
号の位置決定に利用できる。復調回路７及びパリティチ
ェック回路11では、エリア信号34がＨレベルの時のみ復
調動作を行なう。また、パリティチェック回路11では、
ブロックアドレスのチェックも行なう。ブロックアドレ
スは、例えば、８ビットを用いPCM信号に対して０〜12
7,サブコードに対して128〜143とすると、エリア信号3
5,36とブロックアドレスの最上位を比較すれば、ブロッ
クアドレスが正しいかどうか判断できる。このように、
エリア信号を用いることにより、正常な再生信号以外の
雑音等による誤動作を防止することができ、より正確な
再生を行なうことができる。
エリア信号を生成する。エリア信号のタイミングを第３
図に示す。33はトラッキング信号25の検出信号,34はエ
リア信号,35はPCM信号のエリア信号,36はサブコードの
エリア信号である。エリア信号生成回路10では、トラッ
キング信号検出信号33を基準にしてエリア信号を生成す
る。なお、再生信号中のブロックアドレス29もエリア信
号の位置決定に利用できる。復調回路７及びパリティチ
ェック回路11では、エリア信号34がＨレベルの時のみ復
調動作を行なう。また、パリティチェック回路11では、
ブロックアドレスのチェックも行なう。ブロックアドレ
スは、例えば、８ビットを用いPCM信号に対して０〜12
7,サブコードに対して128〜143とすると、エリア信号3
5,36とブロックアドレスの最上位を比較すれば、ブロッ
クアドレスが正しいかどうか判断できる。このように、
エリア信号を用いることにより、正常な再生信号以外の
雑音等による誤動作を防止することができ、より正確な
再生を行なうことができる。
書込み制御回路12では、エリア信号及びブロックアドレ
ス29により記憶回路13へのPCM信号の書込みの制御を行
なう。すなわち、エリア内において、ブロックアドレス
29を基準にして書込みアドレスを生成し、データの書込
みを行なう。
ス29により記憶回路13へのPCM信号の書込みの制御を行
なう。すなわち、エリア内において、ブロックアドレス
29を基準にして書込みアドレスを生成し、データの書込
みを行なう。
タイミング生成回路16は、発振器17で発振されたクロッ
クにより、誤り訂正及びD/A変換のタイミング信号及び
サーボ回路８の基準信号を生成する。
クにより、誤り訂正及びD/A変換のタイミング信号及び
サーボ回路８の基準信号を生成する。
次に、高速サーチ時の動作について説明する。
入力端子18は、高速サーチ時のモード切換信号の入力端
子である。モード切換信号がＨレベルの時には、サーボ
回路8,エリア生成回路10及び書込み制御回路12の動作を
制御して高速サーチを行なう。
子である。モード切換信号がＨレベルの時には、サーボ
回路8,エリア生成回路10及び書込み制御回路12の動作を
制御して高速サーチを行なう。
第４図はエリア生成回路10の構成である。
37はカウンタ,38はデコード回路,39はOR回路,40はAND回
路,41はインバータである。また、42は同期検出回路６
で生成されたカウンタクロックの入力端子,43はトラッ
キング信号検出信号33の入力端子,44はエリア信号34の
出力端子,45はPCMエリア信号35の出力端子,46はサブコ
ードエリア信号36の出力端子である。通常再生時には、
カウンタ37の出力をデコード回路38でデコードすること
により、エリア信号34〜36を生成している。高速サーチ
時には、入力端子18がＨレベルとなることにより、エリ
ア信号34,36がH,エリア信号35がＬとなる。すなわち、
全領域がサブコードエリアとなる。高速サーチ時には、
PCM信号を出力する必要はないので、サブコードのみ再
生されればよい。全領域をサブコードエリアにすること
により、再生信号の位置に関係なく、パリティが正し
く、かつ、ブロックアドレスがサブコードデータを再生
する。
路,41はインバータである。また、42は同期検出回路６
で生成されたカウンタクロックの入力端子,43はトラッ
キング信号検出信号33の入力端子,44はエリア信号34の
出力端子,45はPCMエリア信号35の出力端子,46はサブコ
ードエリア信号36の出力端子である。通常再生時には、
カウンタ37の出力をデコード回路38でデコードすること
により、エリア信号34〜36を生成している。高速サーチ
時には、入力端子18がＨレベルとなることにより、エリ
ア信号34,36がH,エリア信号35がＬとなる。すなわち、
全領域がサブコードエリアとなる。高速サーチ時には、
PCM信号を出力する必要はないので、サブコードのみ再
生されればよい。全領域をサブコードエリアにすること
により、再生信号の位置に関係なく、パリティが正し
く、かつ、ブロックアドレスがサブコードデータを再生
する。
第５図は書込み制御回路12の構成である。なお、書込み
アドレスの生成回路は省略している。47は書込みタイミ
ングの生成回路,48は切換回路,49は同期信号生成回路で
生成されたクロックの入力端子,50はエリア信号34の入
力端子,51はパリティチェック結果の入力端子,52は書込
み制御信号の出力端子である。
アドレスの生成回路は省略している。47は書込みタイミ
ングの生成回路,48は切換回路,49は同期信号生成回路で
生成されたクロックの入力端子,50はエリア信号34の入
力端子,51はパリティチェック結果の入力端子,52は書込
み制御信号の出力端子である。
第６図は第５図の書込み制御回路のタイミングである。
53はパリティチェック結果,54はタイミング生成回路47
の出力,55は高速サーチ時の書込み制御信号である。な
お、パリティチェック結果53にはブロックアドレスのチ
ェック結果も含まれる。
53はパリティチェック結果,54はタイミング生成回路47
の出力,55は高速サーチ時の書込み制御信号である。な
お、パリティチェック結果53にはブロックアドレスのチ
ェック結果も含まれる。
通常再生時には、切換回路48は入力端子50を選択してお
り、エリア内で再生されれたデータは全て記憶回路13に
書込まれる。高速サーチ時には、切換回路48は入力端子
51を選択しており、パリティチェック結果が正しいブロ
ック（信号53がＨレベルのブロック）のみ記憶回路13に
書込まれる。
り、エリア内で再生されれたデータは全て記憶回路13に
書込まれる。高速サーチ時には、切換回路48は入力端子
51を選択しており、パリティチェック結果が正しいブロ
ック（信号53がＨレベルのブロック）のみ記憶回路13に
書込まれる。
このように、通常再生時には再生信号に相当したエリア
信号を生成してそのエリア内で再生されたデータのみを
用い、高速サーチ時，すなわち、回転ヘッドの回転数が
変化する場合には全領域においてパリティが正しく、か
つ、ブロックアドレスがサブコードのブロックであると
判断されたデータを用いることにより、高速サーチにお
いてもサブコードを正しく検出することができる。
信号を生成してそのエリア内で再生されたデータのみを
用い、高速サーチ時，すなわち、回転ヘッドの回転数が
変化する場合には全領域においてパリティが正しく、か
つ、ブロックアドレスがサブコードのブロックであると
判断されたデータを用いることにより、高速サーチにお
いてもサブコードを正しく検出することができる。
本発明によれば、高速サーチ時等回転ヘッドの回転数が
変化する場合においても正しくデータを再生することが
できる。
変化する場合においても正しくデータを再生することが
できる。
第１図は本発明の一実施例のPCM信号再生装置のブロッ
ク構成図、第２図は再生信号の構成図、第３図はエリア
信号のタイミング図、第４図はエリア生成回路の構成
図、第５図は書込み制御回路の構成図、第６図は第５図
の書込み制御回路のタイミング図である。 ６……同期検出回路、７……復調回路、８……サーボ回
路、９……トラッキング信号検出回路、10……エリア生
成回路、11……パリティチェック回路、12……書込み制
御回路、13……記憶回路、14……誤り訂正回路、15……
D/A変換器、16……タイミング生成回路、37……カウン
タ、38……デコード回路、39……OR回路、40……AND回
路、41……インバータ、47……タイミング生成回路、48
……切換回路。
ク構成図、第２図は再生信号の構成図、第３図はエリア
信号のタイミング図、第４図はエリア生成回路の構成
図、第５図は書込み制御回路の構成図、第６図は第５図
の書込み制御回路のタイミング図である。 ６……同期検出回路、７……復調回路、８……サーボ回
路、９……トラッキング信号検出回路、10……エリア生
成回路、11……パリティチェック回路、12……書込み制
御回路、13……記憶回路、14……誤り訂正回路、15……
D/A変換器、16……タイミング生成回路、37……カウン
タ、38……デコード回路、39……OR回路、40……AND回
路、41……インバータ、47……タイミング生成回路、48
……切換回路。
Claims (2)
- 【請求項１】磁気テープ上の異なる領域にブロック単位
で記録されているPCM信号及びPCM信号に関連したサブコ
ードを回転ヘッドにより再生するPCM信号再生装置にお
いて、上記回転ヘッドの回転数が所定の回転数である第
１のモードの時は上記PCM信号及び上記サブコードの再
生区間に相当したエリア信号を生成し上記回転ヘッドの
回転数が所定の回転数と異なる第２のモードの時には全
区間に相当したエリア信号を生成するエリア生成手段
と、上記エリア生成手段に接続され、上記第１のモード
の時は上記PCM信号及びサブコードの再生区間に相当し
たエリア内でのみ再生動作を行い、上記第２のモードの
時には全区間で再生動作を行う再生手段を備えたことを
特徴とするPCM信号再生装置。 - 【請求項２】磁気テープ上の異なる領域にブロック単位
で記録されているPCM信号及びPCM信号に関連したサブコ
ードを回転ヘッドにより再生するPCM信号再生装置にお
いて、上記回転ヘッドの回転数が所定の回転数である第
１のモードの時は上記PCM信号及び上記サブコードの再
生区間に相当したエリア信号を生成し上記回転ヘッドの
回転数が所定の回転数と異なる第２のモードの時には全
区間に相当したエリア信号を生成するエリア生成手段
と、上記ブロックに付加されているブロックアドレスが
正しく再生されているかを検出するアドレス検出手段
と、上記ブロックアドレスがサブコードブロックのブロ
ックアドレスであるかを判断するアドレス判断手段と、
上記エリア生成手段に接続され、上記第１のモードの時
は上記PCM信号及びサブコードの再生区間に相当したエ
リア内でのみ再生動作を行い、第２のモードの時には上
記アドレス検出手段により上記ブロックアドレスが正し
く検出され、かつ上記アドレス判断手段によりサブコー
ドブロックのブロックアドレスであると判断されたブロ
ックのデータのみを再生する再生手段とを備えたことを
特徴とするPCM信号再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19986287A JPH077577B2 (ja) | 1987-08-12 | 1987-08-12 | Ｐｃｍ信号再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19986287A JPH077577B2 (ja) | 1987-08-12 | 1987-08-12 | Ｐｃｍ信号再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6443867A JPS6443867A (en) | 1989-02-16 |
| JPH077577B2 true JPH077577B2 (ja) | 1995-01-30 |
Family
ID=16414885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19986287A Expired - Fee Related JPH077577B2 (ja) | 1987-08-12 | 1987-08-12 | Ｐｃｍ信号再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077577B2 (ja) |
-
1987
- 1987-08-12 JP JP19986287A patent/JPH077577B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6443867A (en) | 1989-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4860272A (en) | Erroneous track jump restoration apparatus for optical record disc player | |
| EP0209141B1 (en) | Pcm signal recording and reproducing apparatus | |
| US20010001266A1 (en) | Disk reproducing apparatus controlling read signal from a disk by using demodulated identifying signal and stored identifying signal in a memory | |
| EP0432539A2 (en) | Phase locked loop circuit | |
| JPH0580749B2 (ja) | ||
| JPH077577B2 (ja) | Ｐｃｍ信号再生装置 | |
| JPH06101204B2 (ja) | Ｐｃｍ信号再生装置 | |
| JP2537903B2 (ja) | 磁気記録再生装置 | |
| JPS61236073A (ja) | デイジタル信号記録装置 | |
| JPH0520788A (ja) | 磁気再生装置 | |
| JP2822511B2 (ja) | フエーズロツクドループ回路 | |
| JPH0650870Y2 (ja) | 情報記録再生装置 | |
| JP2852290B2 (ja) | ディジタル信号再生装置 | |
| JPS6128290Y2 (ja) | ||
| JP2948445B2 (ja) | 回転ヘッド式デジタルデータ記録／再生方法及び装置 | |
| JPS6267785A (ja) | 情報記録再生装置 | |
| JP2616938B2 (ja) | 回転ヘツド式記録再生装置 | |
| JPS622385B2 (ja) | ||
| JPH0782713B2 (ja) | Ｐｃｍ信号記録再生装置及び再生装置 | |
| JP4051378B2 (ja) | ディスク再生装置及びその集積回路 | |
| JPH06101205B2 (ja) | Ｐｃｍ信号再生装置 | |
| JP3582528B2 (ja) | ディスク再生装置及びディスク再生方法 | |
| JPH0697538B2 (ja) | デイジタル信号記録再生装置 | |
| JPH0782712B2 (ja) | ディジタル信号記録再生装置 | |
| JPS63129588A (ja) | Ｖｔｒのデ−タ記録方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |