JPS6212312Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、いわゆるメロデイー音発生機能を備
えた電子時計のアラーム装置に関する。

近年においては、電子回路技術や電子光学的表
示技術の発展によつて、電子時計に装備し得る付
加機能の種類も増加し、例えばアラーム装置を備
えた電子時計に関しても、単にブザー音のみを発
生するだけでなく、メロデイー音も発生できるも
のも既に実現されており、さらには外部操作スイ
ツチの操作により所望のメロデイー情報を入力し
て記憶させておけば、アラームのセツト時刻が到
達したときには、そのメロデイーが再生されるよ
うに構成された、いわゆるメロデイー入力機能付
きのアラーム装置を備えた電子時計も提案される
に至つている。

しかし上記のメロデイー入力機能付きのアラー
ム装置においては、所望のメロデイーを入力する
ための操作は、一般に煩雑なものとなりやすく、
どのユーザーもメロデイー情報の入力を行なうと
は限らないこと、また一旦記憶されたメロデイー
情報を消去した後、再び新しいメロデイー情報を
入力するのを忘れる可能性もあること等より、メ
ロデイー情報が記憶されていない状態が生ずる場
合もあり、その場合にはアラームのセツト時刻が
到達してもメロデイー音は再生されないために、
アラーム機能を果たし得ないことになつてしま
う。

本考案の目的は、上記のような従来のメロデイ
ー入力機能付きのアラーム装置の欠点を解消し、
メロデイー情報が記憶されていない状態では、ア
ラームのセツト時刻が到達したときに、自動的に
所定のアラーム音が発生されるように構成して、
たとえユーザーがメロデイー情報の入力操作を行
なわなかつた場合でも、アラーム機能を果たすこ
とのできるアラーム装置を提供することにある。

以下、図に従つて本考案の詳細を説明する。

第１図は、本考案の１実施例によるメロデイー
入力機能付きアラーム装置を備えたデジタル表示
式電子時計の回路構成の概略を示すブロツク線図
であり、１は水晶発振回路、２は分周回路、３は
計時カウンターである。また４はアラームのセツ
ト時刻を記憶しておくためのアラームメモリーで
あり、該アラームメモリー４の出力側と計時カウ
ンター３の出力側は、一致検出回路５に接続され
ており、両者の内容が一致したときには、音響駆
動用信号形成ブロツク６からの出力信号に従つて
駆動回路７でスピーカー８を駆動することによ
り、アラーム音を発生するように構成されてい
る。

さらに音響駆動用信号形成ブロツク６からの表
示用の出力信号は、計時カウンター３およびアラ
ームメモリー４からの表示用の出力信号ととも
に、表示制御回路９を介して表示駆動回路１０に
入力され、液晶表示装置１１を駆動するように構
成されている。なお音響駆動用信号形成ブロツク
６からの表示用の出力信号は、例えば外部より入
力されたメロデイー情報等を、音符等の表示によ
つて視覚的に確認する場合等に用いられるもので
ある。

一方、外部操作スイツチブロツク１２はスイツ
チ入力制御回路１３に接続されており、該スイツ
チ入力制御回路１３は前記スイツチブロツク１２
の操作に応じて、前述の計時カウンター３、アラ
ームメモリー４、音響駆動用信号形成ブロツク６
に設定用信号を供給したり、あるいは表示制御回
路９に表示モード信号を与えて、液晶表示装置１
１の表示モードを切換えさせたりする機能を果し
ている。

次に第２図は、音響駆動用信号形成ブロツク６
の構成を示す回路図である。

最初に上記の音響駆動用信号形成ブロツク６を
構成する主な各ブロツクについての予備的な説明
を行なう。音長入力用カウンター１４および音高
入力用カウンター１５は、それぞれ前述の外部操
作スイツチブロツク１２の操作に従つてスイツチ
入力制御回路１３よりパルス信号として供給され
てくる音長設定用信号ｄおよび音高設定用信号ｐ
に応答して、選択可能な音長コードおよび音高コ
ードの中から、いずれか１つの音長コードおよび
音高コードを循環式の選択法で設定する如くカウ
ント動作を行なう。さらに上記のように音長入力
用カウンター１４および音高入力用カウンター１
５内に設定された音長コードおよび音高コード
は、それぞれメロデイー記憶回路として設けられ
た音長記憶用RAM１６および音高記憶用RAM１
７のうちの、アドレス指定カウンター２２によつ
て指定された番地（以下、指定アドレスと称す
る）内に、後述の如くの操作で入力されて記憶書
込みされる。

一方、音高デコーダ１９および音高デバイダ２
１は、音高記憶用RAM１７からの信号に従つ
て、所要の音高を有する音を発生するのに必要な
周波数信号を形成するために設けられたもので、
音高記憶用RAM１７の指定アドレス内から与え
られる音高コード信号に基づいて音高デコーダ１
９で分周比設定用信号Ｐが形成され、この分周比
設定用信号Ｐに応じて、プログラマブルな可変分
周器より成る音高デバイダ２１の分周比が適宜決
定されるように構成されている。また音長デコー
ダ１８および音長デバイダ２０は、音長記憶用
RAM１６からコード信号として送られてくる音
長情報に従つて、所要の音長に応じた一種のタイ
ミング信号を形成するために設けられたもので、
音長記憶用RAM１６の指定アドレス内から送ら
れてくる音長コード信号に基づいて音長デコーダ
１８で分周比設定用信号Ｄが形成され、この分周
比設定用信号Ｄに応じて、プログラマブルな可変
分周器より成る音長デバイダ２０の分周比が適宜
決定されるように構成されている。

またメロデイー非記憶状態検出ブロツク２３
は、メロデイー記憶回路にメロデイー情報が記憶
されているかいないかを検出するために設けられ
たもので、後述の如く音高記憶用RAM１７のう
ち、メロデイーの先頭部の音高情報を記憶するよ
うに構成された第１、第２アドレスの両方に実際
に再生可能な音高を示す情報が記憶されていない
ことを検出すると、実質的にメロデイー情報が記
憶されていないと判定するように構成されてい
る。

次にメロデイー情報の記憶書込み時の動作につ
いて簡単に説明する。ただし第２図の回路は正論
理で動作するものであり、単にＨまたはＬと記載
されている場合には論理的にＨレベルまたはＬレ
ベルにあることを示すものとする。

まず外部操作スイツチブロツク１２のうちのモ
ード選択スイツチ（図示せず）の操作によつてメ
ロデイー情報入力モードを選択すると、スイツチ
入力制御回路１３よりＨに維持されたメロデイー
情報入力モード選択信号ｍが与えられるために、
NOR回路３２の出力側はＬとなり、アドレス指
定カウンター２２は強制的なリセツト保持状態か
らは解除される。この状態でスイツチブロツク１
２の音長設定用スイツチおよび音高設定用スイツ
チ（ともに図示せず）を操作すると、それぞれ入
力制御回路１３よりパルス信号として音長設定用
信号ｄおよび音高設定用信号ｐが形成されて音長
入力用カウンター１４および音高入力用カウンタ
ー１５に入力されるために、該両カウンター１４
および１５内のコード内容はカウント動作によつ
て変化し、その結果、該両カウンター１４および
１５内のコード内容に対応して、予め記憶、再生
可能に設定された音長および音高（ただし休止符
も含む）の中から、所望の１つの音長および音高
を選択設定することが可能となる。

以上のようにして、メロデイーを構成する１つ
の音の音長および音高を示すコードを、前記両カ
ウンター１４および１５内に設定し終えたら、そ
の状態で今度はスイツチブロツク１２のアドレス
歩進用スイツチ（図示せず）を操作する。この結
果、入力制御回路１３より１個のパルス信号Ｗが
形成されて音長記憶用RAM１６、音高記憶用
RAM１７のそれぞれの書込み制御端子W₁および
W₂に入力されるために、前記両カウンター１４
および１５内に設定されている音長、音高コード
が、それぞれ前記両RAM１６および１７の指定
アドレス内に記憶書込みされる。

また前記パルス信号Ｗは、遅延回路３０および
OR回路３１を介してアドレス指定カウンター２
２にも入力されるために、上記の記憶書込みの終
了後のタイミングでアドレス指定カウンター２２
の内容が歩進することになる。この結果、指定ア
ドレスが１つシフトして、次の音に関する情報の
入力が可能な状態となるために、この状態で上記
と同様な操作を行なえば２番目の音に関する情報
の記憶書込みが行なわれる。以上のような入力操
作を、メロデイーを構成する一連の音について繰
り返していけば、所望のメロデイーが記憶書込み
されるわけである。

ここでメロデイーを構成する一連の音の記憶書
込みが行なわれている状態で、アラームセツト時
刻が到達したときの動作について説明する。なお
前述の音高デコーダ１９は、音高記憶用RAM１
７の指定アドレス内から送られてくる音高コード
が実際に再生可能な音高に対応したものではな
く、休止符に対応するコード（あるいは記憶書込
みが行なわれていないことを示すリセツトコー
ド）であるときには、その休止信号出力端子Re
がＨレベルとなるように構成されている。

またメロデイー非記憶状態検出ブロツク２３の
イニシヤル検出回路２４は、アドレス指定カウン
ター２２が最初の第１番目のアドレス、第２番目
のアドレスを指定している内容値であるときに、
これを検出して第１、第２アドレス検出出力端子
ａ，ｂが、それぞれＨレベルとなるように構成さ
れている。

まず通常の携帯時においてアラームのセツト時
刻が到達したときには、一致検出回路５からＨレ
ベルの一致検出信号Coが出力されるために、該
検出信号CoによつてNOR回路３２およびインバ
ータ３４の出力側がＬレベルとなつて、アドレス
指定カウンター２２および音長デバイダ２０が強
制的なリセツト保持状態から解除されるととも
に、AND回路３５，３６がON状態となつて、分
周回路２からの高周波出力信号φ_１がAND回路
３５を介して音高デバイダ２１の入力側に、また
2048Hz程度の信号φ_３がAND回路３６を介して
AND回路３８の一方の入力側に、それぞれ入力
される状態となる。また一致検出信号Coの立上
りに同期して、論理微分回路３３より１個のパル
ス信号が形成されて、フリツプフロツプ回路（以
下、FFと略記）２７，２８のリセツト端子Ｒに
入力されるために、該FF２７，２８はリセツト
状態となり、従つてこの最初の状態ではAND回
路２９の出力側がＬレベルとなることから、イン
ヒビツター３７がON状態、AND回路３８がOFF
状態に制御される。またこのときには、まだアド
レス指定カウンター２２の内容値は、最初の状態
から歩進していないために、音長、音高記憶用
RAM１６，１７は最初の第１番目の番地が指定
アドレスとなつており、この最初の第１番目の番
地内の音長、音高コードが、それぞれ音長、音高
デコーダ１８，１９に入力されて、音長、音高デ
バイダ２０，２１の分周比を制御することにな
る。

従つて記憶書込みされているメロデイーを構成
する一連の音のうち、最初の音の音高に関して必
要な周波数信号が音高デバイダ２１より出力さ
れ、さらにON状態にあるインヒビツター３７お
よびOR回路３９を介してスピーカー駆動回路７
に入力されるために、スピーカー８より上記メロ
デイーの最初の音が発生されることになるが、一
方では分周回路２からの所定の周波数の信号φ_２
が音長デバイダ２０によつて分周されることによ
り、上記の最初の音の音長に応じた時間幅が経過
すると、音長デバイダ２０の出力側より１個のパ
ルス信号が出力されて、OR回路３１を介してア
ドレス指定カウンター２２の計数内容を歩進させ
ることになる。この結果、上記の最初の音の発音
が終了され、直ちにアドレス指定カウンター２２
によつて音長、音高記憶用RAM１６，１７の次
の（第２番目の）番地が指定された状態に移行す
るために、今度は上記メロデイーにおける２番目
の音が、上記の最初の音の場合と同様な動作で、
最初の音に引き続いて直ちに発音されることにな
る。以下、第３番以降の音の発生についても、上
記と同様であることは明らかである。

次に音長、音高記憶用RAM１６，１７より成
るメロデイー記憶回路に、メロデイーを構成する
ための情報が記憶書込みされていない場合の動作
について説明する。この場合についても、一致検
出信号Coによつて最初に引き起こされる動作に
ついては、上記のメロデイー情報が記憶書込みさ
れている場合の動作と全く同じであるが、本実施
例ではメロデイー情報が記憶書込みされていない
ときには、音高記憶用RAM１７の各アドレス内
は、実際に音として再生可能な音高に対応するコ
ードを示すことなく、休止符に対応するコード
（あるいは記憶書込みが行なわれていないことに
対応するリセツトコード）を示す状態となつてい
るために、音高デコーダ１９の休止信号出力端子
ReはＨレベルに制御される。

すなわちアラームセツト時刻が到達してＨレベ
ルの一致検出信号Coが与えられたときには、ま
ずアドレス指定カウンター２２は最初は第１番目
のアドレスを指定している状態にあるために、イ
ニシヤル検出回路２４の第１アドレス検出出力端
子ａがＨレベルとなるが、ここでメロデイーが記
憶書込みされていないときには、音高記憶用
RAM１７の第１番目のアドレス内は、休止符コ
ード（あるいはリセツトコード）の状態となつて
いるために、音高デコーダ１９の休止信号出力端
子ReもＨレベルとなり、結局AND回路２５の出
力側もＨレベルとなつて、FF２７をセツト状態
に反転させる。

一方、音長記憶用RAM１６については、本実
施例ではメロデイー情報の記憶書込みが行なわれ
ていないときには、例えば基準音長である８分音
符と対応する音長コード（他の音長を示すコード
であつてもよい）を示す状態に設定されるように
構成されているために、メロデイー情報が記憶書
込みされていない状態でも、上記の基準音長コー
ドに対応する音長の有する時間幅が経過すると、
音長デコーダ２０より１個のパルス信号が出力さ
れ、OR回路３１を介してアドレス指定カウンタ
ー２２に入力され、アドレス指定カウンター２２
の内容を歩進させることになる。この結果、第２
番目のアドレスが指定アドレスになるとともに、
イニシヤル検出回路２４の第２アドレス検出出力
端子ｂが今度はＨレベルとなるが、この状態でも
音高記憶用RAM１７の第２番目のアドレス内は
休止符コード（またはリセツトコード）の状態と
なつているために、音高デコーダ１９の休止信号
出力端子ReはＨレベルとなつて、AND回路２６
の出力側をＨレベルとし、FF２８もセツト状態
に反転させる。この結果、FF２７，２８がとも
にセツト状態になるためにAND回路２９の出力
側がＨレベルとなつて、インヒビツター３７を
OFF状態に、またAND回路３８をON状態に制御
する。従つて、この状態では分周回路２からの信
号φ_３がAND回路３６，３８およびOR回路３９
を介してスピーカー駆動回路７に入力されるため
に、スピーカー８は前記信号φ_３の周波数に従つ
た音高のアラーム音を発生することになる。

すなわち本実施例では、音高記憶用RAM１７
の第１、第２番目のアドレス内が、連続して休止
符コード（またはリセツトコード）の状態となつ
ているときには、実質的にメロデイー情報が記憶
書込みされていないものとみなして、これを検出
するとメロデイー記憶回路の内容とは無関係に、
所定のアラーム音が発生されるように構成してい
るわけである。

以上のように本実施例においては、メロデイー
情報が記憶書込みされている状態で、かつ一致検
出信号Coが出力され続けている間は、AND回路
３５およびインヒビツター３７がON状態に保持
されるとともに、NOR回路３２およびインバー
タ３４の出力側がＬレベルに維持されるために、
１つの音の発音が済むと直ちにアドレス指定カウ
ンター２２によつて次の番地が指定され、従つて
次の音が発音されていくというように、音長、音
高記憶用RAM１６，１７に記憶されている一連
の音が連続して発音され、メロデイーが再生され
ることになり、またメロデイー情報が記憶書込み
されていない状態で、かつ一致検出信号Coが出
力され続けている間は、AND回路３６，３８が
ON状態に制御されるために、所定の周波数のア
ラーム音が発生されることとなる。

また一致検出信号Coが消えれば、直ちにAND
回路３５，３６の両方がOFF状態になるととも
に、NOR回路３２およびインバータの出力側が
Ｌレベルとなり、アドレス指定用カウンター２２
および音長デバイダ２０は強制的にリセツト状態
に保持されることから、いずれにしてもスピーカ
ー８の駆動は停止される。

以上に述べたように本考案によれば、外部より
入力されるメロデイー情報を記憶するように構成
されたメロデイー記憶回路内に、実際に何らかの
メロデイー情報の記憶書込みを行なつておけば、
アラームのセツト時刻が到達したときに自動的に
そのメロデイー音が再生されるとともに、たとえ
メロデイー情報の記憶書込みを行なつていなかつ
た場合でも、アラームのセツト時刻が到達したと
きには所定のアラーム音が自動的に発生されるこ
とになる。従つて一旦、記憶書込みしたメロデイ
ー情報を消去した後、新しいメロデイー情報の記
憶書込みを忘れたままでアラーム装置を使用して
いるユーザーや、特に外部からメロデイー情報を
記憶書込みさせることなしにアラーム装置を使用
したいユーザー等がいたとしても、何らの特別な
切替え操作を必要とすることなく、本来ユーザー
が必要としているアラームセツト時刻到達の報知
動作は、必ず自動的に実行されることになる。

なお前述の実施例では、メロデイー記憶回路の
うちメロデイーの先頭部に対応する最初の２つの
アドレス内に連続して、実際に再生可能な音高を
示すコードが存在していないことを検出すると、
実質的にメロデイーの記憶書込みが行なわれてい
ないものとみなすように構成されているが、曲の
昌頭部に対応して複数個（３個以上としてもよ
い）の休止符コードが並べられることは実際上は
ないと考えられるために、このような構成によれ
ばメロデイーの非記憶状態を、より確実に検出す
ることが可能となる。もちろん曲の先頭の第１番
目のアドレス内には休止符コードを入力させない
という約束ごとがあつたり、あるいは休止符コー
ドとは別に、メロデイー情報の非記憶書込み状態
を示すための特別なリセツトコードが準備されて
いたり、さらにはメロデイーの終わりを示すエン
ドコード等が準備されている場合には、メロデイ
ー記憶回路の最初の第１番目のアドレス内が休止
符コードあるいはリセツトコードやエンドコード
の状態になつていることを検出したら、直ちにメ
ロデイー情報が記憶書込みされていないものとみ
なしてもよいことは明らかである。ただし一般的
には特別なリセツトコードを準備することなく、
休止符コードの連続によつて実質的なメロデイー
の非記憶状態を示すように構成される場合の方が
多いと考えられるために、そのような場合にはメ
ロデイーの先頭部にだけ休止符が付されている状
態と、メロデイー情報が記憶書込みされていない
状態とを区別するべく、前述の実施例の如くに先
頭部の複数個（３個以上であつてもよい）のアド
レス内に連続して休止符コードが配されている場
合にのみ、メロデイー情報が記憶書込みされてい
ないものと判定するように構成した方が、誤動作
の排除は容易である。

一方、前述の実施例ではメロデイー情報が記憶
書込みされていない状態では、アラームのセツト
時刻が到達すると分周回路からの分周信号に従つ
て、所定の周波数のアラーム音が発生されるよう
に構成しているが、例えば外部より記憶を書き込
んだり記憶内容を修正したりすることのできない
固定型のメモリー回路であるROM内に所定のメ
ロデイー情報を記憶させておき、外部よりユーザ
ーがメロデイー情報を記憶書込みしていないとき
には、アラームのセツト時刻になると、上記の
ROM内のメロデイー情報に基づいて形成される
メロデイー再生用信号に従つて、所定のメロデイ
ー音が再生されるように構成したり、あるいは動
物や昆虫の鳴き声等を表わす擬音が再生されるよ
うに構成したりすること等も可能である。さらに
はメロデイー情報の外部からの記憶書込みが無い
場合のための代わりの音響発生用信号源を複数種
類設けておき、そのいずれか１つを予め外部操作
スイツチ等によつて選択可能なように構成してお
くことにより、代わりに自動的に発生されるアラ
ーム音も好み等によつて切換えられるようにして
もよい。

【図面の簡単な説明】

第１図は、本考案の１実施例による電子時計の
構成を示すブロツク線図で、第２図は、その要部
回路図。 １……発振回路、２……分周回路、３……計時
カウンター、４……アラームメモリー、５……一
致検出回路、６……音響駆動用信号形成ブロツ
ク、７……スピーカー駆動回路、８……スピーカ
ー、１２……外部操作スイツチブロツク、１３…
…スイツチ入力制御回路、２３……メロデイー非
記憶状態検出ブロツク。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) メロデイーを構成する一連の音の音高および
   音長に関する情報より成るメロデイー情報を記
   憶しておくためのメロデイー記憶回路と、該メ
   ロデイー記憶回路に前記一連の音の音高および
   音長に関する情報を外部より入力して記憶書込
   みするためのメロデイー情報入力手段と、アラ
   ームのセツト時刻が到達したときに前記メロデ
   イー記憶回路の記憶内容に従つてメロデイー音
   を再生するためのメロデイー再生手段とを備え
   た電子時計のアラーム装置において、前記メロ
   デイー記憶回路内にメロデイー情報が記憶され
   ていないことを検出するためのメロデイー非記
   憶状態検出手段と、該検出手段によつてメロデ
   イー情報が記憶されていないことが検出された
   ときには、アラームのセツト時刻の到達時に所
   定の音響発生用信号に従つて、前記メロデイー
   記憶回路の内容とは無関係に所定のアラーム音
   を発生させる制御手段とを設けたことを特徴と
   する電子時計のアラーム装置。 (2) メロデイー非記憶状態検出手段は、メロデイ
   ー記憶回路のうちメロデイーの先頭部に対応す
   るアドレス内に、実際に再生可能な音高を示す
   コードが存在しないことを検出する手段より成
   ることを特徴とする実用新案登録請求の範囲第
   １項記載の電子時計のアラーム装置。 (3) 所定の音響発生用信号が、分周回路より出力
   される所定周波数の分周信号より成ることを特
   徴とする実用新案登録請求の範囲第１項記載の
   電子時計のアラーム装置。 (4) 所定の音響発生用信号が、固定記憶型ROM
   に記憶された所定のメロデイー情報に基づいて
   形成されるメロデイー再生用信号より成ること
   を特徴とする実用新案登録請求の範囲第１項記
   載の電子時計のアラーム装置。