JPS58135986A - 電子時計のメロデイ−入力装置 - Google Patents

電子時計のメロデイ−入力装置

Info

Publication number
JPS58135986A
JPS58135986A JP57019159A JP1915982A JPS58135986A JP S58135986 A JPS58135986 A JP S58135986A JP 57019159 A JP57019159 A JP 57019159A JP 1915982 A JP1915982 A JP 1915982A JP S58135986 A JPS58135986 A JP S58135986A
Authority
JP
Japan
Prior art keywords
pitch
melody
crown
circuit
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57019159A
Other languages
English (en)
Inventor
Mitsuhiro Murata
村田 充裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Citizen Watch Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd, Citizen Watch Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP57019159A priority Critical patent/JPS58135986A/ja
Publication of JPS58135986A publication Critical patent/JPS58135986A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G21/00Input or output devices integrated in time-pieces

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、いわゆるメロディ−音発生機能を備えだ電子
時計のメロディ−人力装置に関するものである。
近年においては、電子回路技術や電子光学的表示技術の
発展によって、デジタル表示式電子時計に装備し得る付
加機能の種類も増加し、例えばアラーム機能付き電子時
計に関しても、単にブザー音のみを発生するだけでなく
、メロディ−音も発生できるものも既に実現されておシ
、さらには外部操作スイッチの操作により所望のメロデ
ィ−を入力して記憶させておけば、そのメロディ−を必
要に応じて再生することも可能な、いわゆるメロディ−
人力機能付きの電子時計も提案されるに至っている。
しかし上記のようなメロディ−人力機能付きの電子時計
においては、どのようにして記憶するべきメロディ−を
外部から入力するかということが問題であり、特にサイ
ズが;」・さくて外部操作スイッチの個数を増加させる
ことの困難な腕時計については、メロディ−の入力操作
が非常に繁雑なものとなってしまうために、この種の商
品は、実際には実現を阻まれているのが現状である。す
なわち従来において提案されてきたメロディ−人力機能
付き電子腕時計におけるメロディ−人力装置は音高選択
用の第1の押しボタン型スイッチと、音長選択用の第2
の押しボタン型スイッチと、選択された音高および音長
を記憶状態にするだめの第3の押しボタン型スイッチと
を有し、シーケンシャルに配列された記憶可能な音高お
よび音長の中から前記第1および第2の押しボタン型ス
イッチの操作によって順次一つずつの音高および音長を
指定するとともに、この操作によって所望の音高および
音長を選択したところで、前記第3の押しボタン型スイ
ッチを操作することにより、その音高および音長を記憶
状態にするように構成されているために、一つの音(音
符)の音高および音長を入力するだけでも非常に手数の
かかる操作を必要としていた。しかもメロディ−を構成
する一連の音の音高および音長を入力するには、上記の
ような繁雑な操作を何度も繰り返すことが必要であり、
所望のメロディ−を記憶させるためには、上述の第1お
よび第2の押しボタン型スイッチを膨大な回数に渡って
押す操作を繰り返さなければならなかった。
本発明は、上記のような従来の電子時計のメロディ−人
力装置の欠点を解消するものであり、本発明の目的は、
メロディ−記憶回路に音高および音長を入力する際の操
作を、リューズのみを用いながら、しかも極めて容易に
行なうことのできる電子時計のメロディ−人力装置を提
供することにある。
以下、図に従って本発明の詳細についての説明を行なう
第1図〜第1O図は、本発明の一実施例によるメロディ
−人力装置を備えた電子腕時計を示すもので、第1図は
、本実施例の時計の外観と表示パターンを示す平面図で
あり、第2図および第3図は、その時刻表示モードおよ
びアラームセント時刻表示モードにおける表示状態をそ
れぞれ示す平面図である。
また第4図(a)、(b)、(C)は、メロディ−人力
モードにおける表示状態を示す平面図である。すなわち
本実施例の時計は、電子光学的表示装置としては第1の
数字表示部1a、第2の数字表示部1b、音高表示部1
c、音長表示部1dより成る液晶表示部1を有しており
、またメロディ−を発音するだめの手段としてはスピー
カー2を、さらに外部操作手段としてはりユーズ3を有
している。
また本実施例の時計は、第2図に示される時刻表示モー
ドにおいては、数字表示部1aおよび1bにより時、分
および秒の表示をそれぞれ行なうが、音高表示部1cは
、例えば秒信号等に連動して一見ランダムに見えるよう
な順序で調音記号〔#〕、〔ト〕や音符等の表示パター
ンを明滅させ、いわゆる簡易アニメーション的な表示を
行なうように構成されている。なお音長表示部1dは、
この状態では非表示状態に保たれる。
さらに本実施例の時計は、第3図に示されるアラームセ
ット時刻表示モードにおいては、数字表承部1aによっ
てアラームのセット時刻の表示を行なうが、音高表示部
1c、音長表示部1dは非表示状態となる。
一方、第5図は本実施例の時計の回路構成を概略的に示
すブロック線図であり、4は水晶発振回路、5は分周回
路、6は計時カウンターである。
また7はアラームのセット時刻を記憶しておくだめのア
ラームメモリーであシ、該アラームメモリー7の出力側
と計時カウンター6の出力側は、一致検出回路8に接続
されており、両者の内容が一致したときには、メロディ
−機能ブロック9からの音響用の出力に従って駆動回路
10でスピーカー2を駆動することにより、メロディ−
音を発生するように構成されている。なおメロディ−機
能ブロック9からの表示用の出力は、計時カウンター6
およびアラームメモリー7からの表示用の出力とともに
、表示制御回路11を介して表示駆動回路12に入力さ
れ、前述の液晶表示部1を駆動するように構成されてい
る。
一方、16は外部操作部材として設けられたリューズ6
によって動作するように構成されたスイッチブロックで
あり、該スイッチブロック13はスイッチ入力制御回路
14に接続されている。該スイッチ入力制御回路14は
、前記スイッチブロック13の動作に応じて前述の計時
カウンター6、アラームメモリー7、メロディ−機能ブ
ロック9に設定用信号等を供給したり、あるいは表示制
御回路11に表示モード選択信号を与えて、液晶表示部
1の表示モードを切換えさせたりする機能を果している
次に第6図は、前述のリューズ6の回転に連動して動作
するように構成されたスイッチS、を概略的に示すモデ
ル図であシ、該スイッチS、の可動接点15は、リュー
ズ6の回転に連動して回転することにより、固定接点a
、b、eに対して断・続するように構成されている。
なお前記可動接点15は電源電位のvDDレベルを与え
られており、前記固定接点aS b、cは、前述のスイ
ッチ入力制御回路14の一部を構成する設定用信号形成
回路16に接続されている。
また第7図は、この設定用信号形成回路16の構成例を
示す回路図であり、第8図は、前記のスイッチS2と設
定用信号形成回路16の動作を説明するだめのタイムチ
ャート図である。
すなわち前述のスイッチS2は、リューズ6を右回転さ
せると、前記可動接点15が第6図に矢印Rで示す方向
に回転して固定接点にb→C→aの順で接し、第8図(
イ)に示すようにす、c、aの順に論理的にハイレベル
(以下、単にHレベルと記載する)になるパルス信号が
得られる。また、リューズ6を左回転させると、その接
点バネ15が第6図に矢示りで示す方向に回転して固定
接点にc −) b→aの順で接し、第8図(ロ)に示
すようにc、b、aの順にHレベルとなるパルス信号が
得られる。
このスイッチS2の固定接点a、b、cに得られるパル
ス信号を設定用信号形成回路16に入力し、その入力順
序を弁別して第1の設定用信号Uと第2の設定用信号り
とを形成する。
設定用信号形成回路16は、第7図に示すように3個の
論理微分回路45〜47.3個のセット・リセット型の
フリップ・フロップ回路(以下FFと略称する)48〜
5o、6 a (D A N D 回路51〜56、及
び2個のOR回路57.58とによって構成されている
論理微分回路45〜47は、ワンショット・マルチ等に
よって構成され、スイッチS2の各固定接続1.b、c
から入力されるパルス信号を、夫々第9図に示すように
一定の短かいパルス幅の信号A1B、Cに波形整形する
FF’48はパルス信号Aでセットされて出力Q。
をHレベル、Lを論理的にロウレベル(以下、単にLレ
ベルと記載する)にし、パルス信号Cでリセットされて
出力Q、をLレベル、り、をHレベルにする。FF49
はパルス信号Bでセットされて出力Q、をHレベル、ζ
2をLレベルにし、パルス信号Aでリセットされて出力
Q2をLレベル、Q、をHレベルにする。同様に、FF
5Qはパルス信号Cでセットされて出力Q3をHレベル
Qst”Lレベルにし、パルス信号Bでリセットされて
出力Q、をLレベル、互、をHレベルにする。
したがって、各FF48〜50の出力Qt 、QtQ2
% Φ2 、Qs s QSはリューズの右回転時には
第8図(イ)に示すようになシ、左回転時には同図(ロ
)に示すようになる。すなわち、リューズの回転方向に
よって異なる波形になる。
そして、AND回路51.53.55の出力g+ 、g
2、gsおよびAND回路52.54.56の出力り1
、h2、h、は次のようになる。
したがりて、OR回路57から出力される第1の設定用
信号U、及びOR回路58から出力される第2の設定用
信号りは次のようになる。
U=g1十g、+g3=Q、・B+Q。
・C+Q、・A p=ht  4−h、−1−h、=互、・B十ζ。
・C+Q、・A それによって、リューズを右回転した時には、第8図(
イ)に示すように第1の設定用信号Uのみが出力され、
リューズを左回転した時には、同図(ロ)に示すように
第2の設定用信号りのみが出力される。
次にt1!、9図は、前述のスイッチブロック16、ス
イッチ入力制御回路14、およびメロディ−機能ブロッ
ク9を示す要部回路図である。
なお本図に示されるスイッチS、は、前述のリューズ6
の軸方向における移動に連動して動作するように構成さ
れた外部操作スイッチであり、該スイッチS、は、第1
図において実線で示されるようにり−−ズ6が通常位置
にあるときは開かれた状態(OFF状態)となり、二点
鎖線で示されるようにリューズ6が引き出された位置に
あるときは閉じられた状態(ON状態)となるように構
成されている。
ここで上記のイロディー機能ブロック9を構成する各ブ
ロックについての予備的な説明を行なっておく。
本実施例の時計は、記憶および再生の可能な音高として
は、第10図(a)に示されるように、合、B、ト、!
l、C,D、E、、F%G、G#、A。
Bト、B、a、6.tStS 6.a”s、入および休
止符より成る一連の20稲の音高を有しているが、音高
入力用カウンター66は、入力されてくる設定用信号に
応答して、上記第10図(a)に示される順でいずれか
1つの音高を示すコードを選択するようにカウント動作
を行なう。また音長入力用カウンター67は、入力され
てくる設定用信号に応答して、第10図(b)に示され
る順で、8種の音長に対応するコードのいずれか一つを
選択するようにカウント動作を行なう。さらに以上のよ
うに音高入力用カウンター36および音長入力用カウン
ター67内に設定された音高コードおよび音長コードは
、メロディ−記憶回路として設けられた音高記憶用ラン
ダム・アクセス・メモリー(以下RAMと略記する)3
9および音長記憶用RAM4 Qのうちの、アドレス指
定カウンター68によって指定された番地(以下、単に
指定番地と称する)内に、後述する如くの操作で入力さ
れて記憶されるように構成されている。
一方、音高デコーダ41および音高デバイダ43は、音
高記憶用RAM39からの信号に従って、所要の音高を
有する音を発生するのに必要な周波数信号を形成するた
めに設けられたもので、音高記憶用RAM39の指定番
地からの音高コード信号に基づいて音高デコーダ41で
分周比設定用信号が形成され、この分周比設定用信号に
応じて、プログラマブルな可変分周器より成る音高デバ
イダ46の分周比が適宜決定されるように構成されてい
る。また音長デコーダ42および音長デバイダ44は、
音長記憶用RAM4Qからコード信号として送られてく
る音長情報に従って、所要の音長に応じた一種のタイミ
ング信号を形成するために設けられたもので、音長記憶
用RAM4Qの指定番地からの音長コード信号に基づい
て音長デコーダ42で分周比設定用信号が形成され、こ
の分周比設定用信号に応じて、プログラマブルな可変分
局器よ構成る音長デバイダ44の分局比が適宜決定され
るように構成されている。
次に第9図の回路の動作について説明する。
まずリューズ3が通常位置にあるときは、スイッチS、
が開いた状態に維持されてインバータ17の出力側がH
レベルとなっているために、第1の入力制御ゲート群と
して設けられたAND回路18〜21のうち18と19
がON状態に維持される。従って、この状態では設定用
信号形成回路16からの第1、第2の設定用信号U、D
は、上記ON状態にあるAND回路18.19を介して
、機能モード選択回路22のUP信号入力端子22u、
down信号入力端子22dにそれぞれ入力され得る状
態となっている。この場合、上記機能モード選択回路2
2は、1ビツト3段のシフトレジスタまたはリングカウ
ンターより成り、前記入力端子22uまたは22dより
1個のパルス信号が入力されるごとに、出力状態がHと
なっている段が1ステツプずつ右または左にシフトする
ように構成されている。
すなわち上述の状態でリューズ6を右方向に回転すると
、設定用信号形成回路22から第1の設定用信号Uとし
てパルス信号が1個供給されてく可−閣−4のように状
態が右回りに シフトし、逆にリューズ6を左方向に回転すると、第2
の設定用信号りとしてパルス信号が1個供給なる。
ところで本実施例の時計は、機能モード選択回路22が
図Iηの状態にあるときには、液晶表示部1が第2図に
示されるように時刻表示モードになるとともに、第2の
入力制御ゲート群を構成する。4. N D回路25〜
30のうち25.26がON状態となる。従ってこの状
態でリューズ3を引き出すと、スイッチS、が閉じてA
ND回路20.21がON状態となり、リューズ6を回
転させてスイッチS2を動8作させたときに設定用信号
形成回路16より出力される第1および第2の設定用信
号U、Dによって、計時カウンター6の内容をアップカ
ウント方向あるいはダウンカウント方向に修正すること
が可能な状態となる。すなわち上記の状態では、第1の
設定用信号UはAND回路20.26を介して計時カウ
ンター6のアップカウント修正信号入力端子6uに、ま
た第2の設定用信号りはAND回路21.25を介して
ダウンカウント修正信号入力端子6dにそれぞれ入力さ
れるために、リューズ3を右方向に回転すると表示時刻
の時、分をアップカウント修正し、左方向に回転すると
ダウンカウント修正することが可能となる。
次に本例の時計は、リューズ6を通常位置に戻して回転
することにより機能モード選択回路22をqの状態にす
ると、液晶表示部1が第3図に示されるようにアラーム
セット時刻表示モードになるとともに、AND回路25
〜60のうち27.28がON状態となる。またこの状
態でもリューズ6を引き出すとスイッチS、が閉じてA
ND回路20.21がON状態となるために、リューズ
6を引き出して右あるいは左方向に回転させれば、前述
の第1、第2の設定用信号U、 DがAND回路20お
よび28、あるいは21および27を介してアラームメ
モリー7のアップカウント修正信号入力端子7u、ダウ
ンカウント修正信号入力端子7dに入力されて、アラー
ムのセント時刻が修正されることになる。
さらに本実施例の時計は、IJ、−ズ6を通常位置に戻
して回転することにより機能モード選択回路22を口■
口の状態にするとメロディ−人力モードとなり、液晶表
示部1が第4図(a)に示されるような表示状態となる
。この結果、AND回路25〜30のうち29.60が
ON状態になるとともに、NOR回路60の出力側がL
レベルとなることこら、アドレス指定カウンター68が
強制的なリセット保持状態から解除される。
なお、この状態では液晶表示部1は、第2の数字表示部
1bによってアドレス指字カウンター68の計数内容を
表示するとともに、音高表示部1Cによって音高記憶用
RAM39の指定番地内の音高コードに対応する音階を
示す音符パターンや5# ′やゝト “のマークを、ま
た音長表示部1dによって音長記憶用RAM40の指定
番地内の音長コードに対応する音長を示す音符パターン
を、それぞれ表示することになる。例えば第4図(IL
)においては、具体的には数字表示部1bによって第1
番目の音符であることが、また音高表示部1Cによって
休止符が音高記憶用RAM39の指定番地(すなわち第
1番目の番地)内にあることが、音長表示部1dによっ
て4分音符が音長記憶用RAM4 Qの指定番地内にあ
ることが、それぞれ示されている。
ところで、以上の状態においてリューズ3を1段引きの
位置に引き出すと、スイッチS、が閉じてAND回路2
0.21がON状態になるとともに、AND回路26の
出力側がHレベルとなることから、液晶表示部1の音高
表示部1C1音長表示部1dはそれぞれ音高入力用カウ
ンター66、音長入力用カウンター67内の音高コード
、音長コードは応じて選択状態となっている音高、音長
を表示する状態に制御されることになる。ただし本例の
時計においては、上記のようにしてAND回路26の出
力側がHレベルとなった瞬間に、立上り動作型の論理微
分回路61で1個のパルスが形成されて、音高入力用カ
ウンター36、音長入力用カウンター37のデータ転入
制御端子に入力されるために、該両カウンター66.3
7には音高記憶用RAM39、音長記憶用RAM4Qの
指定番地内の音高コード、音長コードが転送されてきて
、結局、前記両カウンター36.67の内容は、両RA
M39.40の指定番地の内容と強制的に一致させられ
ることになる。
また上記の微分回路31で形成されるパルス信号は、F
F33のリセット端子Rにも入力されるために、該FF
33はリセット状態となり、この結果、第3の入力制御
ゲート群として設けられたAND回路71.72のうち
72がON状態になるとともに、AND回路76の出力
側がHレベルとなることから、液晶表示部1の音高、音
長表示部1c、1dは、第4図(b)に示されるように
フラッシング(点滅)状態に制御されることになる。
すなわち以上のように本例の時計では、メロディ−人力
モードにおいてリューズ6を引き出すと、音高、音長入
力用カウンター66.67内には、音高、音長記憶用R
AM39.40の指定番地内の音高、音長コードが転送
されてくるとともに、AND回路26の出力側がHレベ
ルになることにより、音高、音長表示部1C11dで前
記動入力用カウンター66.67の内容を表示するよう
に制御され、さらにはAND回路26と73の出力側が
ともにHレベルになることから、音高、音長表示部1C
11dはフラッシング状態に制御されるように構成され
ているわけである。
次に、上記の状態においてリューズ3を右方向に回転す
ると、設定用信号形成回路16からの第1の設定用信号
Uが、ON状態にあるAND回路20.30を介して音
高入力用カウンター66に入力されるだめに、該音高入
力用カウンター66内のコード内容はカウント動作によ
って変化し、その結果、核音高入力用カウンター36内
のコード内容に対応して、予め入力、記憶、再生可能に
設定された音高(ただし休止符も含む)の中から、第1
0図(IL)に示されたような順で所望の1つの音高を
選択することが可能となる。
一方、リューズ6を左方向に回転すると、設定用信号形
成回路16からの第2の設定用信号りが。
ON状態にあるAND回路21.29を介して音長入力
用カウンター37に入力されるために、該音長入力用カ
ウンター67内のコード内容はカウント動作によって変
化し、その結果、該音長入力用カウンター67内のコー
ド内容に対応して、予め入力可能に設定された8種類の
音長の中から、第10図(b)に示されるような順で所
望の1つの音長を選択することが可能となる。
なお上記のようにリューズ6を左右いずれかの方向に回
転操作して、設定用信号形成回路16より第1または第
2の設定用信号U、Dの少くとも一方が出力されたとき
には、上記信号UまたはDがAND回路20または21
とOR回路64を介してFF33のセット端子Sに入力
されることになるために、該FF33はセット状態とな
り、この結果、AND回路71.72のうち71がON
状態になるとともに、AND回路76の出力側がLレベ
ルとなって、第4図(e)に示される如くに、音高表示
部1Cと音長表示部1dのフラッシングは停止される。
すなわち本例の時計は、メロディ−人力モードにおいて
、リューズ6を引き出して回転操作することにより音高
または音長の選択設定を実行すると、音高、音長表示部
1C11dのフラッシングが停止して、リューズ6を引
き出したときに音高、音長記憶用RAM39.40より
音高、音長入力用カウンター66.67に転送されてき
た最初の音高、音長コードの少くとも一方が、該入力用
カウンター内で変更されたことを明示するように構成さ
れている。
以上のようにリューズ乙の左右の回転操作によって、メ
ロディ−を構成する1つの音の音高と音1 長とを示すコードを、音高入力用カウンター66と音長
大力用カウンター67とに設定し終えたら、その状態で
今度はリューズ6を通常位置に押し戻す操作を行なう。
この結果、スイッチS、が開いてインバータ17の出力
側がHレベルになるためにAND回路24の出力側がH
レベルになるとともに、微分回路62で1個のパルス信
号が形成され、ON状態となっているAND回路71を
介して音高記憶用RAM39および音長記憶用RAM4
()の書き込み制御端子W、およびW、に入力されるた
めに、まず音高、音長入力用カウンター36.37内に
設定されている音高、音長コードが、音高、音長記憶用
RAM39.4oの指定番地内に伝送されて記憶される
また上記1個のパルス信号は、FF62のセント端子S
にも入力されるために、該FF62がセット状態に反転
し、この結果、NOR回路66の出力側がLレベルとな
って音長デバイダ44をリセット状態から解、除すると
ともに、OR回路64の出力側がHレベルとなってAN
D回路65がON状態となり、分周回路5からの比較的
高周波の信号ダ、が、AND回路65を介して音高デバ
イダ4乙に入力されることになる。このときには、まだ
アドレス指定カウンター68の計数内容は歩進していな
いために、音高、音長記憶用RAM39.40の記憶書
き込みが終わったばかりの番地が指定されており、この
番地内の音高、音長コードが音高、音長デコーダ41.
42に入力されて、音高、音長デバイダ46.44の分
周比を制御することになる。
従って今、書き込んだばかシの音高の音を形成するのに
必要な周波数信号が音高デバイダ46より出力されて、
駆動回路10によってスピーカー2を駆動することにな
るが、一方では分周回路5からの所定の周波数の信号グ
、が音長デバイダ44によって分周されることにより、
上記の令書き込んだばかりの音長に応じた時間幅が経過
すると、音長デバイダ44の出力側より1個のパルス信
号が出力されて、前記FF62をリセット状態に復帰さ
せるとともに、OR回路61の出力側を介してアドレス
指定カウンター38にも入力されて、該アドレス指定カ
ウンター68の計数内容を歩進させることになる。
この結果、NOR回路66の出力側がHレベルとなって
再び音長デバイダ44をリセット状態に保持するととも
に、OR回路64の出力側がLレベルとなってAND回
路65をOFF状態とし、音高デバイダ43に対する信
号ダ、の入力を遮断するだめに、音高デバイダ46から
の出力も停止して、スピーカー2の駆動も停止される。
従って本実施例の時計においては、1つの音の音高およ
び音長に関する情報の記憶書き込みが行なわれると、直
ちに書き込まれた音高と音長とを有スる音が、スピーカ
ー2によって発生されるとともに、アドレス指定カウン
ター68も歩進されて、次の音についての入力を行なう
だめの準備がなされるわけである。なお音高記憶用RA
M39に休止符を示す音高コードが書き込まれた場合に
は、音高デコーダ41からの制御信号によって音高デバ
イダ46はリセット状態に保持されるように構成されて
いるために、スピーカー2は発音しないが、その他の回
路の動作については上記と同じである。
また上記のようにしてリューズ3を通常位置に押し戻し
たことの結果として、音高、音長表示部1c、idは再
び音高、音長記憶用RAM39.40の指定番地内の音
高、音長コードに応じた表示を行なう状態と々つている
が、前述したようにアドレス指定カウンター68の計数
内容も歩進しているために、上記の指定番地も次の2番
目の番地に移っているわけである。
ここで、さらに再びリューズ3を引き出して回転操作す
ることにより、2番目の音の音高、音長を選択設定した
後、リューズ3を押し戻せば、上記2番目の音の音高、
音長が記憶書き込みされるとともに、またアドレス指定
カウンター38が歩進して、次の3番目の番地が指定さ
れるわけであり、以下、上記のような入力操作を、メロ
ディ−を構成する一連の音につい、、て繰り返すことに
より、音高、音長記憶用RAM36.37に記憶書き込
みを次々と行なっていけばよい。
ところでメロディ−人力モードにおいて、リューズ3を
引き出す操作を行なうととにより、音高、音長入力用カ
ウンター66.37内に音高、音長記憶用RAM39.
40の指定番地内の音高、音長コードを転送させた後、
リューズ3を左右いずれの方向にも回転させないで再び
押し戻したときの動作について、ここで説明しておく。
この場合には、リューズ6の引き出しに伴なってFF5
3がリセット状態にされて、そのままの状態に維持され
ているために、AND回路71.72のうち72がON
状態に維持されている状態で、再びリューズ3を押し戻
すことに。なる。従ってスイッチS、が開いてインバー
タ17の出力側がHレベルとなってAND回路24の出
力側がHレベルとなる瞬間に微分回路32で形成される
1個のパルス信号は、ON状態にあるAND回路72と
OR回路61を介してアドレス指定カウンター38に入
力されることになり、この結果、音長記憶用RAM39
.40への記憶書き込みに関する一連の動作は行なわれ
ることなく、アドレス指定カウンター68の計数内容が
歩進されることになる。
従って一応は記憶書き込みが終了したメロディ−の一部
の音に対してのみ修正を加えたい場合には、リューズ6
を回転操作することなく、押し引きの操作のみを適当な
回数だけ繰シ返すことにより、まず修正したい音の記憶
されている番地を呼び出してから、その音の音高、音長
の記憶書き込みを行なうようにすれば、他の音に関する
記憶には全く影響を与えることなく、修正したい音に関
してのみ記憶の書き換えを行なうことが可能となる。
なお上述のように、リューズ3を回転することなく再び
通常位置に押し戻した場合にも、AND回路26の出力
側がLレベルとなることから、音高、音長表示部1C1
1dは音高、音長記憶用RAM39.40の新たに指定
された次の番地内の音高、音長コードに対応した表示を
行なう状態に制御され、フラッシングは停止される。ま
たメロディ−人力モードにおいては、リューズ3の軸方
向位置がいずれの位置にあっても、数字表示部1bはア
ドレス指定カウンター68の内容の表示を行なう状態に
制御されている。またリューズ3を通常位置に戻して回
転すれば、機能モード選択回路22の状態もシフトする
ために、Hレベルの一致検出出力C0が供給されていな
い限り、少くとも一旦はNOR回路60の出力側がHレ
ベルとなり、この結果、アドレス指定カウンター38は
リセットされて初期状態に復帰することになる。
次にメロディ−を構成する一連の音の記憶書き込みが済
んだ状態における回路の動作につ−て説明する。
まず通常の携帯時においてアラームのセット時刻が到達
したときには、−数構出回路8から出力されるHレベル
の一致検出出力C8によって、NOR回路60および6
6の出力側がいずれもLレベルとなるために、アドレス
指定カウンター38および音長デバイダ44は強制的な
リセット保持状態から解除され、またOR回路64の出
力側もHレベルとなってAND回路65もON状態とな
ることから、音高、音長記憶用RAM69、40の最初
の番地に記憶されている音高、音長の情報に従って、最
初の音がスピーカー2より発音される。また、この最初
の音の発音が終了すると直ちにアドレス指定カウンター
68の計数内容が歩進して、音高、音長記憶用RAM3
9.40の次の番地を指定することになるために、記憶
されているメロディ−における次の音が直ちに発音され
ることになる。すなわち−散積出回路8からHレベルの
一致検出出力C0が出力され続けている間は、FF62
の状態の如何にかかわらずNOR回路60.63の出力
側はLレベルに、またOR回路64の出力側はHレベル
に、AND回路65はON状態に保持され続けるために
、1つの音の再生が済むと直ちにアドレス指定カウンタ
ー68によって次の番地が指定され、従って次の音が発
音されていくというように、記憶されていた一連の音が
連続して再生され、メツディー音を構成することになる
。また−数構出出力C6が消えれば、直ちにNOR回路
60.66の出力側がHレベルとなることから、アドレ
ス指定カウンター38、音長デバイダ44は強制的にリ
セット状態に保持され、AND回路65もOFF状態と
なるために、記憶していたメロディ−の再生は停止され
る。
以上のように本発明によれば、IJ、−ズ操作のみによ
って機能モードの選択、メロディ−を構成する各音の音
高、音長の選択設定、および音高、音長記憶回路の番地
を指定するためのアドレス指定手段の歩進動作を全て、
容易かつ迅速に行なうことが可能となる。すなわち本発
明によれば、例えば通常位置におけるリューズの回転操
作によりメロディ−人力モードを選択し、次にその状態
でリューズを引き出して回転操作することによって所望
の音高、音長を選択設定し、さらにリューズを通常位置
に押し戻すことによって、上記選択設定された音高、音
長を示すコードを音高、音長記憶回路の指定番地内に記
憶書き込みする操作を終える、というように、極めて簡
単な操作で音高、音長の選択設定、記憶書き込みを行な
うことが可能となる。
また音高、音長記憶回路の番地を指定するアドレス指定
手段も、リューズの軸方向の移動に応じて歩進されるよ
うに構成しているために、結局、メロディ−を構成する
一連の音の音高、音長を示すコードを、リューズのみに
よって容易に入力していくことができ、メロディ−の入
力のために外部操作部材の個数が増加して、構造が複雑
するようなことも防止される。
なお前述の実施例においては、リューズを引き出し位置
から通常位置に押し戻すときのスイッチS、の動作に連
動して、アドレス指定手段が歩進するように構成してい
るが、リューズを通常位置から引き出すときのスイッチ
S、の動作に連動して、アドレス指定手段が歩進するよ
うに構成してもよいととは明らかである。その場合には
、例えばリューズの引き出しに連動して新しい番地が指
定され、押し戻しに連動して、音高、音長コードの記憶
回路への書き込みが行なわれるように構成すること等も
考えられる。あるいは第1のスイツーチとして、1段引
きの位置よりもさらに外側に引っ張り出したときに作動
する、いわゆるプルスイッチを付加したり、3つの軸方
向位置を識別できる2段引き型リューズ用のスイッチを
用いたりすることにより、1つの音の音高、音長の設定
操作を行なった状態で、リューズを1段引きの位置のさ
らに外側に引っ張り出したときに、アドレス指定手段の
内容の歩進が行なわれるように構成することも可能であ
る。
なお上記のような構成の場合には、引っ張り出した後に
IJ、−ズを手から離すと自動的に1段引きの位置に戻
るように構成することや、1段引きの位置から2段引き
の位置に引っ張り出したときに記憶書き込みを行ない、
再び1段引きの位置に押し戻したときにアドレス指定手
段の内容の歩進が行なわれるように構成すること等も可
能である。
一方、前述の実施例においては、第6.7.8図に示さ
れるように、スイッチS2が動作したときの各固定接点
a、bS cのスイッチング順序に応じてゲート回路等
の組合せで直接的に第1と第2の設定用信号を計数する
ように構成された設定用信号形成回路を用いているが、
例えばリューズの回転に従ってそのままパルス信号列を
形成する回路と、リューズの回転方向を検出するだめの
スイッチや回路と、この回転方向の検出結果に従って0
N−OFFを制御される一対のゲート手段等を設け、リ
ューズの回転方向に従って上記一対のゲート手段のいず
れかをON状態にするとともに、このON状態となった
ゲート手段を介して前記パルス信号列を出力することに
より、結果的にリューズの回転方向に応じて第1と第2
の設定用信号を形成して出力するように構成された設定
用信号形成回路を用いることも可能である。
あるいは、さらに単純にす:=−−ズの回転方向に応じ
て互いに異なる動作を行なうように構成されたスイッチ
機構を設けたり、リューズの回転方向に応じてそれぞれ
別のスイッチ接点部材が動作するように構成されたスイ
ッチ機構を設けたシすることにより、リューズの回転方
向の違いによって最初から別個に第1か第2の設定用信
号かを形成するように構成してもよいことは明らかであ
る。
また音高入力用カウンターや音長入力用カウンターある
いはアドレス指定手段等については、必ずしもFFやゲ
ート回路等をスタティックな結線方式で結合して成る、
いわゆるスタティック型のロジックカウンター回路で構
成する必要は無く、例えばROM−RAM型あるいはC
P U(Centralprocess Uniり型、
p L A (programable LogicA
rray )型、等と呼ばれる、いわゆるマイクロコン
ピュータ−型の回路方式を利用して本発明を実現しても
よいことは明らかである。
【図面の簡単な説明】
第1図〜第10図は、本発明の一実施例を示すもので、
第1図は時計の外観と表示パターンを示す平面図。 第2図および第3図は、その時刻表示モードおよびアラ
ームセット時刻表示モードにおける表示状態をそれぞれ
示す平面図。 第4図(a)、(b)、(e)は、メロディ−人力状態
における表示状態をそれぞれ示す平面図。 第5図は、時計の回路構成を概略的に示すブロック線図
。 第6図は、リューズの回転に連動するスイッチS2を概
略的に示すモデル図。 第7図は、設定用信号形成回路の構成例を示す回路図。 第8図(イ)、(ロ)は、スイッチS2と設定用信号形
成回路の動作を示すためのタイムチャート 図。 第9図は、外部操作スイッチ群、スイッチ入力制御部お
よびメロディ−機能ブロックを示す要部回路図。 第10図(a)および(b)は、設定可能な一連の音高
および音長をそれぞれ示すだめのフローチャート図。 1・・・・・・液晶表示部、    1a・・・・・・
第1数字表示部、1b・・・・・・第2数字表示部、1
C・・・・・・音高表示部、1d・・・・・・音長表示
部、   2・・・・・・スピーカー、3・・・・・・
リューズ、     5・・・・・・分周回路、6・・
・・・計時カウンター、  7・・・・・・アラームメ
モリー、 8・・・・・・−数構出回路、 9・・・・・・メロディ−機能ブロック、10・・・・
・・駆動回路、  11・・・・・・表示制御回路、1
6・・・・・・外部操作スイッチ群、14・・・・・・
スイッチ入力制御回路、16・・・・・・設定用信号形
成回路、22・・・・・・機能モード選択回路、66・
・・・・・音高入力用カウンター、67・・・・・・音
長入力用カウンター、38・・・・・・アドレス指定カ
ウンター、69・・・・・・音高記憶用RAM、 40・・・・・・音長記憶用RAM、 41・・・・・・音高デコーダ、 42・・・・・・音長デコーダ、 43・・・・・・音高デバイダ、 44・・・・・・音長デバイダ。

Claims (1)

    【特許請求の範囲】
  1. メロディ−を構成する一連の音の音高および音長を記憶
    しておくための音高記憶回路および音長記憶回路を有す
    るメロディ−記憶回路と、該メロディ−記憶回路に前記
    一連の音の音高および音長に関する情報を外部より入力
    するだめの音高入力手段および音長入力手段を有するメ
    ロディ−人力装置と、前記メロディ−記憶回路の記憶内
    容に従ってメロディ−音を再生するためのメロディ−音
    発生手段とを備えた電子時計において、通常位置および
    引き出し位置を含む少くとも2つの軸方向位置に設定さ
    れるリューズと、該リューズの軸方向位置に連動する第
    1のスイッチと、前記リューズの回転に連動して動作す
    る第2のスイッチと、時計の機能モードを選択的に設定
    するための機能モード選択手段と、前記音高記憶回路お
    よび音長記憶回路のアドレスを指定するためのアドレス
    指定手段と、前記音高記憶回路および音長記憶回路の前
    記アドレス指定手段により指定されている番、地内に記
    憶させるべき音高コードおよび音長コードを選択設定す
    るだめの音高入力用カウンターおよび音長入力用カウン
    ターと、前記リューズが通常位置にあるときは前記第2
    のスイッチに前記機能モード選択手段のモード選択状態
    を変更するための信号を入力する機能を付与する入力制
    御手段と、前記機能モード選択手段がメロディ−人力モ
    ードを選択している状態で前記リューズが所定の引き出
    し位置に設定されたときは、前記第2のスイッチに前記
    リューズの回転方向に応じて、前記音高入力用カウンタ
    ーままたは音長入力用カウンターに音高コードまたは音
    長コードを選択設定させるだめの信号を入力する機能を
    付与する入力制御手段とを設け、前記メロディ−人力モ
    ードでは前記第1のスイッチの動作に応じて前記アドレ
    ス指定手段の内容が歩進するように構成したことを特徴
    とする電子時計のメロディ−人力装置。
JP57019159A 1982-02-09 1982-02-09 電子時計のメロデイ−入力装置 Pending JPS58135986A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57019159A JPS58135986A (ja) 1982-02-09 1982-02-09 電子時計のメロデイ−入力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57019159A JPS58135986A (ja) 1982-02-09 1982-02-09 電子時計のメロデイ−入力装置

Publications (1)

Publication Number Publication Date
JPS58135986A true JPS58135986A (ja) 1983-08-12

Family

ID=11991619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57019159A Pending JPS58135986A (ja) 1982-02-09 1982-02-09 電子時計のメロデイ−入力装置

Country Status (1)

Country Link
JP (1) JPS58135986A (ja)

Similar Documents

Publication Publication Date Title
US4368988A (en) Electronic timepiece having recording function
US4368989A (en) Electronic timepiece having a system for audible generation of a melody
GB2063528A (en) Electronic timepiece
JPS5937519B2 (ja) 電子楽器のプリセツト装置
US4202235A (en) Electronic musical box
JPS6212599B2 (ja)
US4483230A (en) Illumination level/musical tone converter
JPS58135986A (ja) 電子時計のメロデイ−入力装置
US4384790A (en) Alarm device for electronic watches
JPS58135987A (ja) 電子時計のメロデイ−入力装置
JPS5896273A (ja) 電子時計のメロデイ−入力装置
JPS6212312Y2 (ja)
JPS5885188A (ja) 電子時計のメロデイ−入力装置
JPS5852690A (ja) 電子時計のメロデイ−入力装置
JPS645719B2 (ja)
US4421422A (en) Electronic timepiece with variable melody alarm faculties
JPS6237475B2 (ja)
JPH0333033Y2 (ja)
JPS6030950B2 (ja) 電子楽器装置
JP2563805Y2 (ja) 装飾体時計の時刻設定機構
JPS5897691A (ja) アラ−ム装置付き電子時計
JPS6225747Y2 (ja)
JP2502131Y2 (ja) からくり目覚ましの制御回路
JPS6156796B2 (ja)
JPH0255757B2 (ja)