JPS62122408A - 時定数増倍回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、磁気録画再生装置に用いられているＡＧＣ
等のカットオフ周波数の低い時定数回路に使用して好適
な時定数増倍回路に関するものである。

〔発明の概要〕

この発明は、時定数増倍回路において、一方の入力端子
に供給される入力信号から他方の入力端子に供給される
フィードバック信号を減算する第１の減算回路と、第１
の減算回路の出力端子及び他方の入力端子との間に設け
られてなるローパスフィルタ、第２の減夏回路、アンプ
よりなるフィードバックループと、ローパスフィルタ、
アンプ又は第２の減算回路から出力端子を導出するよう
にして、小容量のコンデンサによって、フィルタの長時
定数化を図るものである。

〔従来の技術〕

磁気録画再生装置等において使用される自動利得制御回
路では、コンデンサ、抵抗素子により時定数回路が形成
されている。この自動利得制御回路では、フィルタのカ
ットオフ周波数ｆｃがＩ　Ｈｚ以下の長時定数の信号を
時定数回路が必要とされる。そのため、時定数回路を構
成するコンデンサを大容量としたり、抵抗素子の抵抗を
大きくして長時定数化が図られている。

〔発明が解決しようとする問題点〕

しかし、大容量のコンデンサ及び抵抗値の大きい抵抗素
子を回路内に設ける構成では、ＩＣ化が困難になる。

この発明の目的は、大容量のコンデンサ、大きい抵抗値
の抵抗素子を用いずに長時定数の回路を実現し、ＩＣ化
に好適な時定数増倍回路を提供することにある。

Ｃ問題点を解決するための手段〕 この発明は、一方の入力端子に供給される入力信号から
他方の入力端子に供給されるフィードバック信号を減算
する第１の減算回路２と、第１の減算回路２の出力端子
３及び他方の入力端子の間に設けられてなるローパスフ
ィルタ４．第２の減算回路５．アンプ６よりなるフィー
ドバックループとを有し、ローパスフィルタ４．アンプ
６又は第２の減算回路５から出力端子を導出するように
した時定数増倍回路である。

〔作用〕

ローパスフィルタ４と利得がＧ倍のアンプ６と減算回路
５よりなるフィートループにより、ローパスフィルタ４
のカットオフ周波数がアンプ６の利得Ｇに対応して１／
（１千Ｇ）に下げられる。

そのため、大容量のコンデンサ、大抵抗の抵抗素子をＩ
Ｃ回路内に設けなくても時定数回路の長時定数化が実現
される。

〔実施例〕

図面を参照して、この発明の一実施例について説明する
。

１Ｊ４１図において、１は信号入力端子を示し、この信
号入力端子１に電圧ｅ、の信号が供給される。

この信号が減算回路２の一方の入力端子に供給され、減
算回路２の出力信号ｅ３が出力端子３に取り出される。

また、減算回路２の出力信号がローパスフィルタ４に供
給される。ローパスフィルタ４の出力信号ｅ、が減算回
路５０反転入力端子に供給されると共に、減算回路２の
出力信号ｅ、が減算回路５の非反転入力端子に供給され
、減算回路５でローパスフィルタ４の出力信号・１が、
信号ｅｇから減算される。減算回路５の出力信号が、利
得Ｇのアンプ６に供給されて増幅され、このアンプ６の
出力信号が減算回路２の他方の入力端子に供給され、ロ
ーパスフィルタ４．ｔＩｉ算回路５゜アンプ６よりなる
フィードバックループよりの信号ｅｓが、入力信号ｅ１
より減算される。ここで、７はローパスフィルタ４の出
力信号を取り出す端子、８は減算回路５の出力信号を取
り出す端子、９はアンプ６の出力信号を取り出す端子で
ある。

この実施例において、ローパスフィルタ４の伝達関数ｅ
　３　／　ｅ　ｚを、 ｅｓ　　　　１ −　　　　　　　（ｓ＝ｊω、τ：時定数）ｅｍ　　　
ｌ＋ｓτ とすると、 となるので、これら（１３式〜（４）式より各部の伝達
関数を求める。

■６３７１３Ｈについて （３）式を（４）式に代入すると、 ｅｓ　−Ｇ　（ｅｘ　−ｅｓ　）　　　　　　　・・・
（５）（５）式を（１）式に代入すると、 ｅｘ　”６ｔ　−Ｇ　（ｅｇ’−１３ｓ　）　　　　・
・１６）（２）式を（６）式に代入すると、 （１十ｓ　ｒ）ａ３　ｘ＠、−ｃ　　（（１十ｓ　ｒ）
ｅ、−ｅ、）−６＋−Ｇｓτｅ。

ｅ＋　　　　ｌ　ｓ　ｒ　（１＋Ｇ） ■ｅｚ／ｅＨについて、 （２１式を（６）式に代入してｅ３を消去すると、ｅ、
　　　　ｌ＋５ｒ（１＋Ｇ） ■ｅ５／ｅ１について、 （３）式を（４）式に代入すれば、 ｅｓ　”Ｇ　（ｅ２　　ｅ３　）　　　　　　　・・・
（刀（７）式を（２）式に代入して、 （１１式に（８）式を代入して、 ｅ、　　　ｌ＋ｓτ（１＋Ｇ・） ｅ４　　　　　　　　　　　　ｓ　　τｅＩ　　　１＋
ｓｒ　　（１＋Ｇ） というように各部の伝達関数が求められる。

この伝達関数から、この一実施例においては、ローパス
フィルタ４のカットオフ周波数ｆＣが１／（１千Ｇ）に
下げられ長時定数となされる。

次に、これらの伝達関数よりこの一実施例の各部の周波
数特性及び位相特性を求めてみると、ｅｘ　　　　　　
　　１ ｅｌ　　　　１十ｊωτ　（１＋Ｇ） １　　　　　　　ωτ（１−１−Ｇ） ６＝　　　　　ｌ　＋ｊωτ ＠Ｉ　　　１＋ｊωτ　（１＋Ｇ） ｅｓ　　　　　ｊωτＧ ｅｒ　　　　ｌ＋ｊωτ　（１＋Ｇ） ω８　τ”Ｇ（１＋Ｇ）　　　　　　　　　ωτＧｅａ
　　　　　　　　ｊωτ ｅｌ　　　　ｌ十ｊωτ　（１＋Ｇ） ゆえ、Ｇ＝　１０．　　ｒ＝０．１　（ｓｅｃ）のとき
、　　次に、各部の周波数特性及び位相特性を理論的に
求めグラフにすれば、ローパスフィルタ４の出力信号に
ついては、第３図に示すように周波数特性は【Ｉとロー
パスフィルタの特性となり位相特性はＰ、となる、減算
回路２の出力信号については、第４図に示すように周波
数特性はｆ２１位相特性はＰｇとなる。減算回路５の出
力信号についでは、周波数特性がｆ、とバイパスフィル
タの特性となる。利得はｌの出力レベルとなる。アンプ
６の出力信号については周波数特性はｆ４になり、バイ
パスフィルタの特性となり、位相特性はＰ４となる。

なお、減算回路２及び減算回路５におけるグイナミック
レンジはそれぞれ、 ６１　−ｅ＠　　”６ｇ　　＋　　ｅ冨　−６２−６４
。

となり、それぞれｅｘ、ｅ、と同じとなる。

次に、第２図を参照して、この一実施例の回路につきさ
らに詳述する。この第２図において、第１図と同一部分
には同一符号を付しその詳細な説明は省略する。

第２図において、入力端子よりの入力信号ｅ。

が、差動接続されたトランジスタ１１及び１２のうちの
一方のトランジスタ１１のベースに供給される。トラン
ジスタ１１及び１２のエミッタ同士が接続され、この接
続点が定電流源１０を介して接地されている。

トランジスタ１１のコレクタがダイオード接続されたＰ
ＮＰ　）ランジスタ１３のコレクタに接続され、トラン
ジスタ１３のエミッタが砥抗素子１５を介して電圧Ｖｃ
ｃの電源端子１７に接続される。トランジスタ１３のベ
ースがＰＮＰ　）ランジスタ１４のベースに接続されて
カレントミラー回路が形成される。トランジスタ１４の
エミッタが抵抗素子１６を介して電源端子１７に接続さ
れる。

トランジスタ１４のコレクタが差動接続されたＮＰＮト
ランジスタ１２のコレクタに接続され、この接続点がＮ
ＰＮ　ｌ−ランジスタ１８のベースに接続され、減算回
路２よりの減算電流がトランジスタ１８のベースに流れ
る。トランジスタ１８のエミッタが定電流源５０を介し
て接地され、トランジスタ１８のエミッタとトランジス
タ１２のベースとが、コンデンサ１９及び抵抗素子２０
の並列回路を介して接続される。アンプ６の出力信号ｅ
２が抵抗素子２１（抵抗素子２０と同一抵抗値）を介し
て、トランジスタ１２０ベースに接続される。抵抗素子
２０の抵抗値と抵抗素子２１の抵抗値により差動７ンプ
の利得が決められる。入力端子ｌよりの入力信号ｅ、か
ら減算され、減算回路２の出力信号の電圧ｅ、（ｘｅ、
−ｅ、）が出力端子３に得られる。

減算回路２の出力信号の電圧ｅ、がローパスフィルタ４
に供給される。このローパスフィルタ４としては、小容
量のコンデンサを使用し、なるべくカットオフ周波数が
低い特性のものが使用される。ローパスフィルタ４の出
力信号の電圧ｅ、が抵抗素子２２を介して、ＮＰＮトラ
ンジスタ２３のベースに供給される。ＮＰＮ　ｌ−ラン
ジスタ２４とトランジスタ２３の各々のエミッタが接続
され、この共通接続点が定電流源２５を介して接地され
、差動接続となされている。トランジスタ２４のベース
には、基準電圧レベルＶＧが入力端子４０より抵抗素子
２６を介して供給される。トランジスタ２４のへ−スが
抵抗素子２７を介して電源端子１７に接続される。ダイ
オード接続されたトランジスタ２８のエミッタが抵抗素
子３０を介し、電源端子１７に接続される。トランジス
タ２９が抵抗素子３１を介して電源端子１７に接続され
る。

トランジスタ２８のベースとトランジスタ２９のベース
が接続され、カレントミラー回路が形成される。この接
続点が、トランジスタ３２のベースに接続され、トラン
ジスタ３２のコレクタが電源端子１７に接続され、トラ
ンジスタ３２のエミ７りが、抵抗素子３３（抵抗素子２
２と同一抵抗値）＆びコンデンサ３４を介してトランジ
スタ２３のベースに接続され、トランジスタ３２のエミ
ッタより減算回路５の出力信号として電圧＠、（ｍｅ、
−ｅ、）を得る。また、トランジスタ３２のエミッタは
定電流源３５を介して接地される。

トランジスタ３６とトランジスタ３７とは、各々のエミ
ッタが接続され、その接続点が定電流源３日を介して接
地されて差動接続されている。トランジスタ３７のベー
スが、トランジスタ３２のエミッタと、抵抗素子３９を
介して接続され、トランジスタ３７のベース側に減算回
路５よりの出力信号ｅ４が供給される。また、入力端子
４０が抵抗素子４１を介してトランジスタ３６のベース
に接続される。トランジスタ３６のコレクタがダイオー
ド接続されたＰＮＰトランジスタ４２のコレクタに接続
され、トランジスタ４２のエミッタが抵抗素子４４を介
して電源端子１７と接続される。また、トランジスタ３
７のコレクタがＰＮＰトランジスタ４３のコレクタに接
続される。トランジスタ４３のベースがトランジスタ４
２のベースに接続され、カレントミラー回路が形成され
ると共に、トランジスタ４３のエミッタが抵抗素子４５
を介して電源端子１７に接続される。トランジスタ４２
及びトランジスタ４３のベースがトランジスタ４６のベ
ースに接続されると共に、トランジスタ４６のコレクタ
が電源端子１７に接続され、トランジスタ４６のエミッ
タが抵抗素子４７（抵抗値は抵抗素子４７の１　／１０
）及びコンデンサ４Ｂの並列回路を介してトランジスタ
３６のベースに接続される。

トランジスタ４６のエミッタ電圧＋３ｓがアンプ６の出
力信号として得られる。トランジスタ４６のエミッタが
抵抗素子２１を介して減算回路２のトランジスタ１２に
接続されると共に、定電流源４９を介して接地される。

〔発明の効果〕

この発明によれば、ローパスフィルタとアンプと減算回
路よりなるフィードパ・シフループにより、ローパスフ
ィルタのカットオフ周波数がアンプの利得Ｇにより１／
（１十Ｇ）に下げられる。そのため、大きい容量のコン
デンサ、大きい抵抗値の抵抗素子を回路に組み入れずに
長時定数の時定数回路が構成できる。特に大容量のコン
デンサを使用しない時定数増倍回路であるため、ＩＣに
て実現でき、省スペースによる回路の実現、安価な回路
の製造が可能となる。

また、第１の減算回路の出力信号を用いてラグリードフ
ィルタとして使用でき、第２の減算回路の出力信号を用
いてバイパスフィルタとして使用できる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図はこ
の発明の一実施例の接続図、第３図、第４図、第５図及
び第６図はこの発明の一実施例の各部特性図である。 図面における主要な符号の説明 ２：第１の減算回路、　　４：ローパスフィルタ。 ５：第２の減算回路、　　６：アンプ。 第３図 第５図

Claims (1)

【特許請求の範囲】
1. 一方の入力端子に供給される入力信号から他方の入力端
   子に供給されるフィードバック信号を減算する第１の減
   算回路と、上記第１の減算回路の出力端子及び上記他方
   の入力端子の間に設けられてなるローパスフィルタ、第
   ２の減算回路、アンプよりなるフィードバックループと
   を有し、上記ローパスフィルタ、上記アンプ又は上記第
   ２の減算回路から出力端子を導出するようにしたことを
   特徴とする時定数増倍回路。