JPS6212192A - 電子装置 - Google Patents

電子装置

Info

Publication number
JPS6212192A
JPS6212192A JP15185885A JP15185885A JPS6212192A JP S6212192 A JPS6212192 A JP S6212192A JP 15185885 A JP15185885 A JP 15185885A JP 15185885 A JP15185885 A JP 15185885A JP S6212192 A JPS6212192 A JP S6212192A
Authority
JP
Japan
Prior art keywords
circuit
package
wiring board
terminals
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15185885A
Other languages
English (en)
Inventor
井内 清治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15185885A priority Critical patent/JPS6212192A/ja
Publication of JPS6212192A publication Critical patent/JPS6212192A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mounting Of Printed Circuit Boards And The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電子計算機あるいは電子交換機等複数の電子回
路パッケージにより形成される電子装置の構成に関する
従来の技術 この種電子装置の実装方法の一例を第3図に示す。図に
おいて、30.J/・・・JBは電子回路パッケージで
あり、これら複数のパッケージを筐体JOO・に搭載し
、筐体pooの前面、裏面又はその双方にて配線板又は
布線によシ、電子回路パッケージ間の接続を行う事忙よ
シ装置を構成する。
発明が解決しようとする問題点 上述した装置のパッケージは1通常開じ構造を持った印
刷配線板によ抄構成される場合が多く、従って、上下対
象のパッケージ構造を持つ場合等が多い。従ってこの様
なパッケージを装置に実装する場合には誤って上下(右
左)を逆圧して実装するケースがしばしばあり、回路を
構成する部品あるいは印刷回路等を破壊する等の欠点が
あった。
これらの問題を除去するために、従来は印刷配線板の形
状特に接橙部形状を非対称にしたり、パッケージやこれ
を搭載する筐体の構造を工夫する事等を行っているが、
これらは装置全体の構造を複雑にし、作シ難くする等の
欠点があった。
本発明は従来に内在する上記欠点を解消する為になされ
たものであり、従って本発明の目的は、パッケージの実
装誤)を的確に検出し、誤実装による回路破壊等を未然
に防止することを可能とした新規な1子装置を提供する
ことにある。
問題点を解決するだめの手段 上記目的を達成する為に、本発明に係る電子装置は、電
子回路パッケージを構成するそれぞれの印刷配線板の一
組の端子を形成すると共に該端子間を印刷配線板内部で
接続する事によって閉回路を形成し、複数の電子回路パ
ッケージの前記閉回路端子を配線板又は布線によシ順に
接続する事によシ閉ループを構成し、該閉ループの開閉
を検出する検出回路を具備して構成される。
実施例 次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
第1図(a)、(b)は本発明の原理図である。図にお
いて、参照番号IOは複数の印刷配線板(電子回路パッ
ケージ)のパッケージ内部閉回路及びその端子間相互を
配線板又は布線によシ接続して構成される閉ループを示
し、パッケージが正しく実装される場合にのみ、この閉
ループは成り立つ。パッケージの実装が正常でない場合
には閉ループ10は構成されず、電源//、負荷回路/
コ及び検出回路/3が作動して異常実装が検出される。
続いて第2図は本発明の具体的な一実施例を示す斜視図
である。即ち、第一図は電子装置を構成する複数のパッ
ケージ群とそのパッケージ群相互の接続をする配線板の
組合せをモデル化して示すものである。
第一図において、〃〜、2nは電子回路パッケージ(印
刷配線板)を示し、それぞれのパッケージはそれらの印
刷配線板内で閉回路〃a・・・2naを形成するaO−
bO、al −b、” an−bnなる端子を有す。−
aは配線板を示し、該配線板λaはコネクタを介してパ
ッケージ間相互の接続を行う。この配線板コaの代りに
布線な用いてもよい。
端子boA−b1間、 al、Mw az間、bn−1
〜bn間の実線は配線板Ja上の印刷回路によりそれぞ
れ接続されている事を示す。端子a。及びanは、それ
ぞれ配線板コミ上を通り、A、Bに通して電源//、負
荷回路/a及び検出回路/3に接続される。図に示す通
り、正常な方向でパッケージが実装されている場合には
、端子A−8の閉ループは実現するが、パッケージの抜
け、上下誤り実装等誤った実装の場合には、閉ループ1
0は実現されず、この場合には検出回路/Jが作動し、
誤実装を検出する事が出来る。
発明の詳細 な説明した様に、本発明によれば、パッケージの誤り実
装を検出する事が出来、誤実装による回路破壊等を防止
できるという効果力5得られる。
【図面の簡単な説明】
第1図は本発明の原理図、第一図は本発明による第1図
の原理図に基く一実施例を示す概略斜視図、第3図は一
般的な電子装置の実装方法の一例を示す斜視図である。 lO・・・複数印刷配線板の内部閉回路及びその端子間
相互を配線板は布線により構成される閉回路(ループ)
、//・・・電源、/コ・・・負荷回路、/J・・・検
出回路、X)、2/・・・コn、、30,3/・・・3
n・・・電子回路パッケージ(印刷配線板)、Ja・・
・配線板、za 、 2/ a・・・−・・・パッケー
ジ内部閉回路

Claims (1)

    【特許請求の範囲】
  1.  複数の電子回路パッケージにより構成される電子装置
    に於いて、電子回路パッケージを構成するそれぞれの印
    刷配線板に1組の端子を形成すると共に該端子間を印刷
    配線板内部で接続する事によつて閉回路を形成し、複数
    の前記印刷配線板の前記各閉回路端子を配線板又は布線
    により順に接続する事により閉ループを構成し、該閉ル
    ープの開閉を検出回路により検出する事を特徴とした電
    子装置。
JP15185885A 1985-07-09 1985-07-09 電子装置 Pending JPS6212192A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15185885A JPS6212192A (ja) 1985-07-09 1985-07-09 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15185885A JPS6212192A (ja) 1985-07-09 1985-07-09 電子装置

Publications (1)

Publication Number Publication Date
JPS6212192A true JPS6212192A (ja) 1987-01-21

Family

ID=15527787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15185885A Pending JPS6212192A (ja) 1985-07-09 1985-07-09 電子装置

Country Status (1)

Country Link
JP (1) JPS6212192A (ja)

Similar Documents

Publication Publication Date Title
US6717825B2 (en) Electrical connection system for two printed circuit boards mounted on opposite sides of a mid-plane printed circuit board at angles to each other
JPS6348685A (ja) メモリ−カ−ド装置
JPS6212192A (ja) 電子装置
JPS6212191A (ja) 電子装置
JPS5825292A (ja) 印刷配線板
JPS5940866U (ja) 配線の接続不良検出装置
JPH01198394A (ja) 情報カード
JP2897847B2 (ja) プリント基板の接続方法
JPS58171882A (ja) 印刷配線基板
JPH08794Y2 (ja) 補助カ−ド
JPS5826475A (ja) コネクタ
JPH0615689Y2 (ja) カ−ドモジユ−ル
JPS5819571A (ja) 障害探索方式
JPS6317514A (ja) 有極性コンデンサ
JPH0351750Y2 (ja)
JPS6015359Y2 (ja) 信号接続装置
JPS62190799A (ja) 印刷配線板とコネクタの接続構造
JPS61273129A (ja) 給電方式
JPS636893A (ja) 印刷配線板
JPS5866372U (ja) フラツト・ケ−ブルのライン・チエツカ
JPH04109568U (ja) プリント基板の誤挿入防止構造
JPS58180683U (ja) 印刷配線板実装構造
JPS6187386A (ja) プリント基板初期設定装置
JPS625424A (ja) アドレス設定装置
JPS6120391A (ja) プリント板の実装構造