JPS58171882A - 印刷配線基板 - Google Patents
印刷配線基板Info
- Publication number
- JPS58171882A JPS58171882A JP57054047A JP5404782A JPS58171882A JP S58171882 A JPS58171882 A JP S58171882A JP 57054047 A JP57054047 A JP 57054047A JP 5404782 A JP5404782 A JP 5404782A JP S58171882 A JPS58171882 A JP S58171882A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- lead terminal
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は印刷配線基板、特に、検査端子を所定間隔に
配置することによりＣＡＤ （ＣｏｍｐｕｔｅｒＡｉｄ
ｅｄ Ｄｅｓｉｇｎ ）やＣＡＭ （Ｃｏｍｐｕｔｅｒ
ＡｉｄｅｄＭａｎｕｆａｃｔｕｒｉｎｇ ）を容易に
できる印刷配線基板に関する。
配置することによりＣＡＤ （ＣｏｍｐｕｔｅｒＡｉｄ
ｅｄ Ｄｅｓｉｇｎ ）やＣＡＭ （Ｃｏｍｐｕｔｅｒ
ＡｉｄｅｄＭａｎｕｆａｃｔｕｒｉｎｇ ）を容易に
できる印刷配線基板に関する。
〔発明の技術的背景および背景技術の問題点〕従来の印
刷配線基板は、単に回路素子が取付けられれば良く、回
路素子のリード端子間隔の大きさは特に問題とならず、
回路素子の寸法、形状に応じてリード端子間隔の大きさ
は種々異なっていた。しかし、近年、ＣＡＤやＣＡＭの
進歩に伴い、ある一定のルールに従って回路素子を装着
し、回路素子のリード端子間隔も一定（例えば２３４ｍ
）である方が、計算機処理がしやすく、設計から製造ま
での生産コストが安価で、早く製造でき、かつ、信頼性
に富むことがわかってきた。
刷配線基板は、単に回路素子が取付けられれば良く、回
路素子のリード端子間隔の大きさは特に問題とならず、
回路素子の寸法、形状に応じてリード端子間隔の大きさ
は種々異なっていた。しかし、近年、ＣＡＤやＣＡＭの
進歩に伴い、ある一定のルールに従って回路素子を装着
し、回路素子のリード端子間隔も一定（例えば２３４ｍ
）である方が、計算機処理がしやすく、設計から製造ま
での生産コストが安価で、早く製造でき、かつ、信頼性
に富むことがわかってきた。
しかし、回路素子は全てが一定間隔のリード端子間隔を
持つわけでないため、リード端子間隔の真なる回路素子
ではＣＡＤやＣＡＭが困難である。
持つわけでないため、リード端子間隔の真なる回路素子
ではＣＡＤやＣＡＭが困難である。
すなわち、リード端子間隔が種々異なる回路素子を装着
した印刷配線基板は、一定間隔（例えば２５４ｍ）でピ
ンが並んでいるビン立て方式ボードテスタによって検査
することができず、製品のエラー検出率を上げることが
できず、ＣＡＤやＣＡＭＫ不向きである。
した印刷配線基板は、一定間隔（例えば２５４ｍ）でピ
ンが並んでいるビン立て方式ボードテスタによって検査
することができず、製品のエラー検出率を上げることが
できず、ＣＡＤやＣＡＭＫ不向きである。
この発明の目的は、リード端子の間隔の如何を問わず、
リード端子にボードテスタのビンが電気的に接続できる
印刷配線基板を提供することにある。
リード端子にボードテスタのビンが電気的に接続できる
印刷配線基板を提供することにある。
この発明の印刷配線基板は、印刷配線基板の回路素子の
リード端子間隔が、ビン立て方式ボードテスタの所定の
ビン間隔と異なっていても、ボードテスタのビンがうま
く回路素子のリード端子に電気的に接続できるように、
印刷基板に検査端子を前述の所定のビン間隔に配設し、
かつ、回路素子のリード端子を検査端子に連結部を介し
て電気的に連結したものである。
リード端子間隔が、ビン立て方式ボードテスタの所定の
ビン間隔と異なっていても、ボードテスタのビンがうま
く回路素子のリード端子に電気的に接続できるように、
印刷基板に検査端子を前述の所定のビン間隔に配設し、
かつ、回路素子のリード端子を検査端子に連結部を介し
て電気的に連結したものである。
以下、この発明を図面に基いて説明する。
第１図および第２図は、この発明の第１実施例を説明す
るものである。
るものである。
まず、構成を説明する。第１図および第２図において、
１は印刷配線基板を示す。２は基板１上の所定間隔、た
とえば′２５４ｗｍ、の格子点上に配設された導電性の
円形の検査端子である。３は基板ＩＫ装着された回路素
子である。４１回路素子３のリード端子であり、前述の
所定間隔の格子点と異なる位置く配設されている。リー
ド端子４は、前述の格子点と離れた位置に設けられた挿
入孔５に挿入され、はんだ付けにより、導電性ランド６
に電気的に接着されている。７は検査端子２とリード端
子４とを電気的に連結する導電性の連結部である。検査
端子２、導電性ランド６および連結部７は、エツチング
技術により導電性金属で一体的に成形されている。８は
前述の所定間隔の位置に配設されたリード端子であり、
９はリード端子８をはんだ付けで接着した導電性ランド
である。
１は印刷配線基板を示す。２は基板１上の所定間隔、た
とえば′２５４ｗｍ、の格子点上に配設された導電性の
円形の検査端子である。３は基板ＩＫ装着された回路素
子である。４１回路素子３のリード端子であり、前述の
所定間隔の格子点と異なる位置く配設されている。リー
ド端子４は、前述の格子点と離れた位置に設けられた挿
入孔５に挿入され、はんだ付けにより、導電性ランド６
に電気的に接着されている。７は検査端子２とリード端
子４とを電気的に連結する導電性の連結部である。検査
端子２、導電性ランド６および連結部７は、エツチング
技術により導電性金属で一体的に成形されている。８は
前述の所定間隔の位置に配設されたリード端子であり、
９はリード端子８をはんだ付けで接着した導電性ランド
である。
なおｌＯは基板１を横方向ＶＣ２５４ｘｇ間隔で区切る
仮想線を示し、１１は基板１を縦方向に２５４Ｗ間隔で
区切る仮想線を示す。これら線１０ 、１１の交点が格
子点である。
仮想線を示し、１１は基板１を縦方向に２５４Ｗ間隔で
区切る仮想線を示す。これら線１０ 、１１の交点が格
子点である。
このように構成された印刷配線基板１においては、第２
図に示すように、ピン立て方式ボードテスタのビン１２
Ｙ検査端子２に電気的に接触させることＫより、所定間
隔（２５４ｗａｒ ） Ｋ配されたビン１２でもって所
定間隔（凹４■）と異なる位置にあるリード端子４を有
する回路素子３を検査することができる。したがって、
印刷配線基板１のエラー検出検査を行うことかでき、製
品の信頼性を向上させ、ＣＡＤやＣＡＭを容易にするこ
とができる。
図に示すように、ピン立て方式ボードテスタのビン１２
Ｙ検査端子２に電気的に接触させることＫより、所定間
隔（２５４ｗａｒ ） Ｋ配されたビン１２でもって所
定間隔（凹４■）と異なる位置にあるリード端子４を有
する回路素子３を検査することができる。したがって、
印刷配線基板１のエラー検出検査を行うことかでき、製
品の信頼性を向上させ、ＣＡＤやＣＡＭを容易にするこ
とができる。
第３図および第４図は、それぞれこの発明の第２および
第３実施側を示すものであり、第１，２図の第１実施例
と対応する部分には同一符号を附している。第２実施例
においては、検査端子２が四角形をなし、連結部７と一
体的に構成されている。＠３実施例においては、検査端
子２が接続信号ライン１３の一部を膨くらませて構成さ
れ、連結部７が接続信号ライン口の一部となっている。
第３実施側を示すものであり、第１，２図の第１実施例
と対応する部分には同一符号を附している。第２実施例
においては、検査端子２が四角形をなし、連結部７と一
体的に構成されている。＠３実施例においては、検査端
子２が接続信号ライン１３の一部を膨くらませて構成さ
れ、連結部７が接続信号ライン口の一部となっている。
なお、この発明は、ピン立て方式ボードテスタを使用す
る全ての印刷配線基板、たとえば、片面基板、両面スル
ホール基板、多層基板などにも適用できる。
る全ての印刷配線基板、たとえば、片面基板、両面スル
ホール基板、多層基板などにも適用できる。
以上説明してきたように、この発明によれば、所定間隔
の格子点に乗らないリード端子を有する回路素子を装着
した印刷配線基板でも、ビン立て方式ボードテスタで検
査することができる。この結果、エラー検出機能が増大
し、印刷配線基板の信頼性を著しく向上させることがで
き、−ＣＡＤやＣＡＭ も容易となる効果を奏する。
の格子点に乗らないリード端子を有する回路素子を装着
した印刷配線基板でも、ビン立て方式ボードテスタで検
査することができる。この結果、エラー検出機能が増大
し、印刷配線基板の信頼性を著しく向上させることがで
き、−ＣＡＤやＣＡＭ も容易となる効果を奏する。
第１図はこの発明の第１実施例による印刷配線基板の部
分平面図、第２図はこの実施例の印刷配線基板の断面と
ビンとを示す部分断面図、第３図はこの発明の第２実施
例による印刷配線基板の部分平面図、第４図はこの発明
の第３実施例忙よる印刷配線基板の部分平面図である。 １・・・印刷配線基板、２・・・検査端子、３・・・回
路素子、４・・・リード端子、５・・・挿入孔、６・・
・ランド、７・・・連結部。 出願人代理人 猪 股 清
分平面図、第２図はこの実施例の印刷配線基板の断面と
ビンとを示す部分断面図、第３図はこの発明の第２実施
例による印刷配線基板の部分平面図、第４図はこの発明
の第３実施例忙よる印刷配線基板の部分平面図である。 １・・・印刷配線基板、２・・・検査端子、３・・・回
路素子、４・・・リード端子、５・・・挿入孔、６・・
・ランド、７・・・連結部。 出願人代理人 猪 股 清
Claims (1)
- 回路素子のリード端子を挿入する挿入孔と、骸挿入孔に
挿入されたリード端子に接続されるランドと、互いに一
定間隔離隔して配置された検査端子と、前記ランドと前
記検査端子とを電気的に連結する連結部とな備えること
を特徴とする印刷配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57054047A JPS58171882A (ja) | 1982-04-01 | 1982-04-01 | 印刷配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57054047A JPS58171882A (ja) | 1982-04-01 | 1982-04-01 | 印刷配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58171882A true JPS58171882A (ja) | 1983-10-08 |
Family
ID=12959686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57054047A Pending JPS58171882A (ja) | 1982-04-01 | 1982-04-01 | 印刷配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58171882A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63145362U (ja) * | 1987-03-13 | 1988-09-26 |
-
1982
- 1982-04-01 JP JP57054047A patent/JPS58171882A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63145362U (ja) * | 1987-03-13 | 1988-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504887A (en) | Leadless integrated circuit package housing having means for contact replacement | |
| US5637835A (en) | Automatic test detection of unsoldered thru-hole connector leads | |
| CN109076700A (zh) | 用于高速、高密度电连接器的背板封装部 | |
| US6297458B1 (en) | Printed circuit board and method for evaluating the inner layer hole registration process capability of the printed circuit board manufacturing process | |
| US3260982A (en) | Flat cable strain relief | |
| JP3604233B2 (ja) | 検査用ヘッド | |
| JPS58171882A (ja) | 印刷配線基板 | |
| JPH01260884A (ja) | 補助パターンを有するプリント配線板 | |
| US11800637B2 (en) | Reference metal layer for setting the impedance of metal contacts of a connector | |
| JP3191205B2 (ja) | プリント基板の検査装置 | |
| JPS62274687A (ja) | プリント回路板 | |
| JPH066528Y2 (ja) | 延長基板 | |
| JP3447496B2 (ja) | 半導体搭載用配線板 | |
| KR20100070668A (ko) | 반도체 패키지 테스트용 기판 및 이를 이용한 반도체 패키지 테스트 장치 | |
| JPH0427195Y2 (ja) | ||
| JPS5939964U (ja) | 配線板 | |
| JPS5828374Y2 (ja) | プリント配線基板 | |
| JPS5839574U (ja) | プリント基板検査用治具 | |
| JPS58106854A (ja) | 集積回路 | |
| JPS63307764A (ja) | Ｉｃソケツト | |
| JPS59161892A (ja) | パタ−ン配線基板 | |
| JPS6366988A (ja) | 割り基板 | |
| JPH0718472U (ja) | チェック端子を有するプリント基板 | |
| JPS5990948A (ja) | 電子装置 | |
| JPS60181674U (ja) | プリント基板調整検査用ピンボ−ド |